微機(jī)原理第5章期末復(fù)習(xí)(編輯修改稿)
2025-05-26 06:42 本頁面
【文章內(nèi)容簡介】 ? 將 SRAM 6264芯片與系統(tǒng)連接，使其地址范圍為： 38000H~39FFFH。 ? 使用 74LS138譯碼器構(gòu)成譯碼電路。 41 存儲器芯片與系統(tǒng)連接例 ? 由題知地址范圍： 0 0 1 1 1 0 0 0 … … … 0 0 0 1 1 1 0 0 1 … … … 1 高位地址 A19 A12 A0 42 應(yīng)用舉例 D0~D7 A0 A12 ? ? ? WE OE CS1 CS2 ? ? ? A0 A12 MEMW MEMR D0~D7 A19 G1 G2A G2B C B A amp。 amp。 A18 A14 A13 A17 A16 A15 VCC Y0 43 二、動(dòng)態(tài)隨機(jī)存儲器 DRAM 44 1. DRAM的特點(diǎn) ? 存儲元主要由電容構(gòu)成； ? 主要特點(diǎn)： ? 需要 定時(shí)刷新 。 45 2. 典型 DRAM芯片 2164A ? 2164A： 64K 1bit ? 采用行地址和列地址來確定一個(gè)單元； ? 行列地址分時(shí)傳送， 共用一組地址信號線； ? 地址信號線的數(shù)量僅 為同等容量 SRAM芯 片的一半。 46 主要引線 ? 行地址選通信號。用于鎖存行地址； ? 列地址選通信號。 ? 地址總線上先送上行地址，后送上列地址，它們 分別在 RAS和 CAS有效期間被鎖存在鎖存器中。 ? DIN： 數(shù)據(jù)輸入 ? DOUT： 數(shù)據(jù)輸出 WE=0 WE=1 ? WE： 寫允許信號 RAS： CAS： 數(shù)據(jù)寫入 數(shù)據(jù)讀出 47 工作原理 ? 數(shù)據(jù)讀出 ? 數(shù)據(jù)寫入 ? 刷新 工作時(shí)序 48 刷新 ? 將存放于每位中的信息讀出再照原樣寫 入原單元的過程 刷新 刷新時(shí)序 49 3. 2164A在系統(tǒng)中的連接 與系統(tǒng)連接圖 A 0A 7A D D S E L~R A S 0C A S 0M E M WW EC A S 0R A S 0A 8A 1 5~A 0A 7~ABS2 1 6 4L S 1 5 8L S 2 4 5D 0D 7~AD RM E M RBER A M A D S E LD 0 D 7～ 8 片50 2164A在系統(tǒng)中的連接 ? DRAM 2164A與系統(tǒng)連接的幾點(diǎn)說明： ? 芯片上的每個(gè)單元中只存放 1位二進(jìn)制碼，每字節(jié)數(shù)據(jù)分別存放在 8片芯片中； ? 系統(tǒng)的每一次訪存操作需同時(shí)訪問 8片 2164A芯片，該 8片芯片必須具有完全相同的地址； ? 芯片的地址選擇是按行、列分時(shí)傳送，由系統(tǒng)的低 8位送出行地址，高 8位送出列地址。 ? 結(jié)論： ? 每 8片 2164A構(gòu)成一個(gè)存儲體（單獨(dú)一片則無意義）； ? 每個(gè)存儲體內(nèi)的所有芯片具有相同的地址（片內(nèi)地址），應(yīng)同時(shí)被選中，僅有數(shù)據(jù)信號由各片分別引出。 三、存儲器擴(kuò)展技術(shù) （內(nèi)存儲器設(shè)計(jì)） 52 1. 存儲器擴(kuò)展 ? 用多片存儲芯片構(gòu)成一個(gè)需要的內(nèi)存空間； ? 各存儲器芯片在整個(gè)內(nèi)存中占據(jù)不同的地址范圍； ? 任一時(shí)刻僅有一片（或一組）被選中。 ? 存儲器芯片的存儲容量等于： 單元數(shù) 每單元的位數(shù) 字節(jié)數(shù) 字長 擴(kuò)展單元 擴(kuò)展字長 53 2. 存儲器擴(kuò)展方法 ? 位擴(kuò)展 ? 字?jǐn)U展 ? 字位擴(kuò)展 擴(kuò)展字長 擴(kuò)展單元數(shù) 既擴(kuò)展字長也擴(kuò)展單元數(shù) 54 位擴(kuò)展 ? 構(gòu)成內(nèi)存的存儲器芯片的字長小于內(nèi)存單元 的字長時(shí) —— 需進(jìn)行位擴(kuò)展。 ? 位擴(kuò)展：每單元字長的擴(kuò)展。 55 位擴(kuò)展例 ? 用 8片 2164A芯片構(gòu)成 64KB存儲器。 LS158 A0~A7 A8~A15 2164A 2164
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1