【文章內(nèi)容簡介】 t從原來保持電壓很快跟隨輸入信號電壓 Vin變化。 ? 自 采樣周期開始 到 SHA輸入端建立起 轉(zhuǎn)換電壓 所需要的時間稱為 采集時間 ，即 存貯電容器充電到采樣模擬電壓Vin時所需的時間 。 ? 實際上，只有 SHA輸出電壓穩(wěn)定為轉(zhuǎn)換電壓 Vin時才能開始轉(zhuǎn)換 ，所以 采集時間（也稱為捕捉時間 Tac）包括放大器的信號建立時間 ，如圖 69所示。 42 43 ? 在 采樣周期 ， SHA輸入和輸出電壓之間有差別 ， 主要是失調(diào)偏移誤差造成的 ， 此誤差稱為采樣 偏移誤差 。 ? 自采樣瞬變到保持周期時 ， 輸出信號 不是立即保持下來 而是 繼續(xù)變化 ， 造成誤差 ， 見圖 69。 這樣 ， 在保持控制信號發(fā)出后直到邏輯輸入控制開關完全斷開所需要的時間稱為孔徑時間 TAP。 44 ?在保持周期中 ， 輸出電壓有某些下降 。 SHA的電壓下降率是其輸出電壓變化的速率 ， 可用下式表示： △ V/△ T=I/Ch 式中 I— 下降電流； Ch— 保持電容 。 ?SHA在轉(zhuǎn)換時間內(nèi)的下降量不應大于 低位置 。 45 ?采集時間 是 SHA的一個關鍵動態(tài)指標 ， 它主要取決于電容量和輸入放大器最大供電流 。 采集時間范圍是 15ps～ 10μ s。 ?孔徑時間 一般在 5ps～ 200μ s之間 ， 它也是SHA最重要的一項動態(tài)性能指標 。 ?集成 SHA的特點是：采樣速度快 ， 精度高 ， 下降速率慢 ， 一般在 2～ s 即可達到177。 %～ 177。 %的精度 。 46 第三節(jié) 信號變換電路 ?數(shù)據(jù)采集系統(tǒng)的框圖 610。模擬輸入信號，即在時間上與幅值上均連續(xù)變化的信號，首先經(jīng)過一個 預采樣濾波器 ，然后由采樣器每隔一個采樣時間讀出一次數(shù)據(jù)，再由 模數(shù)轉(zhuǎn)換器 量化為二進制數(shù)碼，即成為計算機可以接受的數(shù)字信號。 47 ?模擬輸入信號的采樣脈沖應做得很窄，以便在采樣脈沖空余時間可以進行多路復用。 ?在計算機內(nèi)進行 數(shù)字信號 處理后，再利用數(shù)模轉(zhuǎn)換器 DAC將數(shù)字信號 轉(zhuǎn)換為模擬信號 。 ?在此轉(zhuǎn)換過程中，二進制數(shù)碼首先轉(zhuǎn)換為連續(xù)時間脈沖，脈沖之間的 空隙 則再經(jīng)過 “ 再建平滑濾波器 ” 來 填充平滑 以恢復為模擬信號。模擬信號的數(shù)字化過程如圖 611所示。 48 49 ?測試對象的被采集參數(shù)，只有少數(shù)數(shù)據(jù)傳感器可以將待測的模擬量直接轉(zhuǎn)換為數(shù)字信號，大部分由傳感器將被測量轉(zhuǎn)換為 電壓信號 ，或先變?yōu)殡妳?shù)（如 電阻 、電容或電感），再經(jīng)過一定的線路（如橋式電路）變換為電壓信號，然后 通過模數(shù)轉(zhuǎn)換器 將電壓信號 轉(zhuǎn)換成數(shù)字信號 。 ?輸入電壓信號低于 1V者稱為低電平信號，高于 1V者稱為高電平信號。 50 ?因此，需要相應的信號變換電路，以滿足各種不同種類信號之間的耦合。 ?常見的信號變換電路： D/A轉(zhuǎn)換、 A/D轉(zhuǎn)換、V/F轉(zhuǎn)換、 F/V轉(zhuǎn)換、 V/I轉(zhuǎn)換及 I/V轉(zhuǎn)換等。這里只介紹數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器。 51 一、數(shù)模（ D/A） 轉(zhuǎn)換 ?數(shù)模轉(zhuǎn)換器 （ DAC） 是 將數(shù)字量轉(zhuǎn)換成為相應模擬量 的器件 。 將數(shù)字量的每一位代碼通過電阻網(wǎng)絡 ， 按權大小形成相應的模擬輸出 ，然后相加即可得到所需的模擬量 。 52 ?數(shù)模轉(zhuǎn)換器 的基本結構框圖如圖 612所示，由 輸入寄存器 、 模擬開關 、 電阻網(wǎng)絡 、 基準電源 與 求和放大器 五個部分組成。 53 ? 將數(shù)字量輸入 數(shù)模轉(zhuǎn)換器 ； ? 輸入寄存器 的每位寄存器 控制 相應位的 模擬開關 ，根據(jù)輸入寄存器的狀態(tài)，模擬開關將 電阻網(wǎng)絡相應部分接至基準電源 或地； ? 經(jīng) 求和放大器 將所有位相加，即可得出 與數(shù)字量成正比的模擬量 。 Rf 54 ?圖 613所示為 四位 T型電阻網(wǎng)絡 D/A轉(zhuǎn)換器電路原理圖 。 這種 T型網(wǎng)絡是由 R和 2R為基本環(huán)節(jié) 。 A、B、 C、 D任一節(jié)點向左或向右看 ， 其 等效電阻是相等 的 。 ?例如 ， 當輸入一組數(shù)字量為 d d dd0=1000時 ， 即只有開關 S3接 VR， 其余均接地 ， 等效電路如圖 614所示 。 由圖可見 ， 任何一個節(jié)點向左或右看 ， 其等效電阻均為 2R。 55 56 ? 模擬開關 Si，由輸入數(shù)碼 Di控制，當 Di=1時 Si接運算放大器反相端，電流 Ii流入求和電路；當 Di=0時，Si則將電阻 2R接地。根據(jù)運算放大器線性運用的“虛地”的概念可知，無論模擬開關 Si處于何種位置，與 Si相連的 2R電阻均將接 “地”（地或虛地）。因此，流經(jīng) 2R電阻的電流與開關位置無關，為確定值。 ? 分析 R2R電阻網(wǎng)絡可以發(fā)現(xiàn)，從每個節(jié)點向左看的二端網(wǎng)絡 等效電阻均為 R,流入每個 2R電阻的電流從高位到低位按 2的整數(shù)倍遞減。設基準電壓源電壓為VREF,則總電流為 I=VREF/R,則流過各開關支路（從右到左）的電流分別為 I/ I/ I/8和 I/16。 57 ?由于 S3接 VR，則 Rf Rf 58 59 從上式可以看出，輸出模擬量與輸入的數(shù)字量成正比，從而實現(xiàn)了 D/A轉(zhuǎn)換功能。 60 （ 1）分辨率 D/A轉(zhuǎn)換器的分辨率 是指當 輸入數(shù)字量發(fā)生單位數(shù)碼變化 時 ， 所對應輸出 模擬量的變化量 。 因分辨率取決于轉(zhuǎn)換器的位數(shù) ， 故在實際使用中 ， 常用數(shù)字量的有效位數(shù)來表示 ， 如 8位 、 10位 、 12位等 。 （ 2）精度 精度通常 用其絕對誤差來表示 。 它是指 實際 轉(zhuǎn)換器的輸出值與 理想 轉(zhuǎn)換器輸出值之間的差值 ， 其值一般可用 177。 1LSB（ LSB為最低有效位值 ） 表示 。 61 （ 3）非線性誤差 ?D/A轉(zhuǎn)換器的非線性誤差是指在滿量程范圍內(nèi)，實際轉(zhuǎn)換特性曲線 偏離 理想轉(zhuǎn)換特性曲線 的最大值 與 滿量程輸出之比 。一般非線性誤差小于 177。 1/2LSB。 （ 4）建立時間 ?模擬電壓建立時間是指輸入數(shù)字量有變化時，到其 輸出模擬量穩(wěn)定的時間 ， 此時間與數(shù)字量變化大小有關。 通常建立時間指滿量程變化建立時間。 62 D/A轉(zhuǎn)換器 ?DAC0832是與微處理器完全兼容的、具有 8位分辨率的集成 D/A轉(zhuǎn)換芯片，是目前廣泛使用的一種 D/A器件。 （ 1） DAC0832基本結構 ?DAC0832結構圖如圖 615所示，它主要由 8位輸入寄存器 、 8位 DAC寄存器 、 8位 D/A轉(zhuǎn)換電路及 轉(zhuǎn) 換控制電路 構成。 63 64 （ 2） DAC0832引腳功能 ?DAC0832引腳排列如圖 616所示。 65 ?D0～ D7： 8位數(shù)據(jù)輸入端。 ?ILE:數(shù)據(jù)允許鎖存信號，高電平有效。 ? ：輸入寄存器選擇信號，低電平有效。 ? ：輸入寄存器選通信號，低電平有效。輸入寄存器鎖存信號 LE1由 ILE 、 、 三個信號組合產(chǎn)生， LE1為高電平時，輸入寄存器狀態(tài)隨輸入數(shù)據(jù)而變化， LE1的下降沿將輸入數(shù)據(jù)鎖存。 ? ： 數(shù)據(jù)傳送控制信號，低電平有效。 CS1WRXFERCS 1WR66 ? :DAC寄存器的寫選通信號。 DAC寄存器的鎖存信號 LE2由 和 的邏輯組合產(chǎn)生，LE2為高電平時， DAC寄存器的輸出隨寄存器的輸入而變化， LE2的下降沿將輸入寄存器的內(nèi)容輸入 DAC寄存器，并開始 D/A轉(zhuǎn)換。 ?RFB反饋信號輸入端，為外部運放提供一個輸出電壓。 ?IOUT1：電流輸出端 1，其值隨 DAC內(nèi)容線性變化。 2WRXFER 2WR67 ?IOUT2：電流輸出端 2， IOUT1+IOUT2=常數(shù)。 ?VREF:參考電源輸入端，要求外接精密基準電源。 ?Vcc:正電源輸入端。 ?AGND:模擬地。 ?DGND