fpgacpld結構與應用(編輯修改稿)
2025-05-23 08:47 本頁面
【文章內容簡介】 理圖 335 Cyclone LE普通模式 KX康芯科技 Cyclone/CycloneII系列器件的結構與原理圖 336 Cyclone LE動態(tài)算術模式 KX康芯科技 Cyclone/CycloneII系列器件的結構與原理圖 337 Cyclone LAB結構 KX康芯科技 Cyclone/CycloneII系列器件的結構與原理圖 338 LAB陣列 KX康芯科技 Cyclone/CycloneII系列器件的結構與原理圖 339 LAB控制信號生成 KX康芯科技 Cyclone/CycloneII系列器件的結構與原理圖 240 快速進位選擇鏈 KX康芯科技 FPGA的結構與工作原理 Cyclone/CycloneII系列器件的結構與原理圖 341 LUT鏈和寄存器鏈的使用 KX康芯科技 FPGA的結構與工作原理 Cyclone/CycloneII系列器件的結構與原理圖 342 LVDS連接 KX康芯科技 硬件測試技術 內部邏輯測試圖 343 邊界掃描電路結構 JTAG邊界掃描測試 KX康芯科技 硬件測試技術 表 31 邊界掃描 IO引腳功能 JTAG邊界掃描測試 引 腳 描 述 功 能TDI 測試數(shù)據(jù)輸入 (Test Data Input)測試指令和編程數(shù)據(jù)的串行輸入引腳。數(shù)據(jù)在 TCK的上升沿移入。TDO 測試數(shù)據(jù)輸出 (Test Data Output)測試指令和編程數(shù)據(jù)的串行輸出引腳，數(shù)據(jù)在 TCK的下降沿移出。如果數(shù)據(jù)沒有被移出時，該引腳處于高阻態(tài)。TMS 測試模式選擇 (Test Mode Select)控制信號輸入引腳，負責 TAP控制器的轉換。 TMS必須在 TCK的上升沿到來之前穩(wěn)定。TCK 測試時鐘輸入 (Test Clock Input)時鐘輸入到 BST電路，一些操作發(fā)生在上升沿，而另一些發(fā)生在下降沿。TRST 測試復位輸入 (Test Reset Input)低電平有效，異步復位邊界掃描電路 (在 IEEE規(guī)范中，該引腳可選 )。KX康芯科技 硬件測試技術 圖 344 邊界掃描數(shù)據(jù)移位方式 JTAG邊界掃描測試 KX康芯科技 JTAG邊界掃描測試 圖
教學課件相關推薦
鄂ICP備17016276號-1