fpgacpld結(jié)構(gòu)與應(yīng)用(編輯修改稿)
2025-05-23 08:47 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 理圖 335 Cyclone LE普通模式 KX康芯科技 Cyclone/CycloneII系列器件的結(jié)構(gòu)與原理圖 336 Cyclone LE動(dòng)態(tài)算術(shù)模式 KX康芯科技 Cyclone/CycloneII系列器件的結(jié)構(gòu)與原理圖 337 Cyclone LAB結(jié)構(gòu) KX康芯科技 Cyclone/CycloneII系列器件的結(jié)構(gòu)與原理圖 338 LAB陣列 KX康芯科技 Cyclone/CycloneII系列器件的結(jié)構(gòu)與原理圖 339 LAB控制信號(hào)生成 KX康芯科技 Cyclone/CycloneII系列器件的結(jié)構(gòu)與原理圖 240 快速進(jìn)位選擇鏈 KX康芯科技 FPGA的結(jié)構(gòu)與工作原理 Cyclone/CycloneII系列器件的結(jié)構(gòu)與原理圖 341 LUT鏈和寄存器鏈的使用 KX康芯科技 FPGA的結(jié)構(gòu)與工作原理 Cyclone/CycloneII系列器件的結(jié)構(gòu)與原理圖 342 LVDS連接 KX康芯科技 硬件測(cè)試技術(shù) 內(nèi)部邏輯測(cè)試圖 343 邊界掃描電路結(jié)構(gòu) JTAG邊界掃描測(cè)試 KX康芯科技 硬件測(cè)試技術(shù) 表 31 邊界掃描 IO引腳功能 JTAG邊界掃描測(cè)試 引 腳 描 述 功 能TDI 測(cè)試數(shù)據(jù)輸入 (Test Data Input)測(cè)試指令和編程數(shù)據(jù)的串行輸入引腳。數(shù)據(jù)在 TCK的上升沿移入。TDO 測(cè)試數(shù)據(jù)輸出 (Test Data Output)測(cè)試指令和編程數(shù)據(jù)的串行輸出引腳，數(shù)據(jù)在 TCK的下降沿移出。如果數(shù)據(jù)沒(méi)有被移出時(shí)，該引腳處于高阻態(tài)。TMS 測(cè)試模式選擇 (Test Mode Select)控制信號(hào)輸入引腳，負(fù)責(zé) TAP控制器的轉(zhuǎn)換。 TMS必須在 TCK的上升沿到來(lái)之前穩(wěn)定。TCK 測(cè)試時(shí)鐘輸入 (Test Clock Input)時(shí)鐘輸入到 BST電路，一些操作發(fā)生在上升沿，而另一些發(fā)生在下降沿。TRST 測(cè)試復(fù)位輸入 (Test Reset Input)低電平有效，異步復(fù)位邊界掃描電路 (在 IEEE規(guī)范中，該引腳可選 )。KX康芯科技 硬件測(cè)試技術(shù) 圖 344 邊界掃描數(shù)據(jù)移位方式 JTAG邊界掃描測(cè)試 KX康芯科技 JTAG邊界掃描測(cè)試 圖
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1