【文章內(nèi)容簡介】 ，則輸入信號為（ A） （ A） J=K=0 （ B） J=1 , K=0 （ C） J=K=Q （ D） J=0 , K=1 12. 下列觸發(fā)器中，沒有約束條件的是（ B） （ A） SR 鎖存器 （ B） 主從 JK 觸發(fā)器 （ C） 鐘控 RS 觸發(fā)器 13. 某 JK 觸發(fā)器工作時，輸出狀態(tài)始終保持為 1，則可能的原因有（ ACD ） （ A） 無時鐘脈沖輸入 （ B） J=K=1 （ C） J=K=0 （ D） J=1 , K=0 14. 歸納基本 RS 觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器觸發(fā)翻轉(zhuǎn)的特點。 答： 20 （ 1）基本的 RS 觸發(fā)器的動作特點是在輸入信號 S 和 R 的全部作用時間內(nèi)，都能直接改變輸出端 Q 狀態(tài)。 （ 2）同步 RS 觸發(fā)器的動作特點是在 CP=1 的全部時間內(nèi)， S 和 R 的變化都將引起觸發(fā)器狀態(tài)的相應(yīng)改變。 （ 3）主從觸發(fā)器的動作特點是觸發(fā)器的翻轉(zhuǎn)分兩步動作：第一步，在 CP=1 的期間主觸發(fā)器接收輸入端的信號被置成相應(yīng)的狀態(tài)，從觸發(fā)器不動。第二步，在 CP 的下降沿到來時從觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉(zhuǎn)。因為主觸發(fā)器本身是一個同步 RS 觸發(fā)器，所以在 CP=1的全部時間內(nèi)輸入信號都將對主觸發(fā)器起控制作用。 （ 4）邊沿觸發(fā)器翻轉(zhuǎn)特點是觸發(fā)器的狀態(tài)僅取決于 CP 信號的上升沿或下降沿到達(dá)時輸入端的邏輯狀態(tài)，而在這之前 或以后，輸入信號的變化對觸發(fā)器的狀態(tài)沒有影響。 15. 畫出由與非門組成的 SR 鎖存器輸出端 、 的電壓波形，輸入端 RS 、 的電壓波形如圖中所示。 答案： 16. 畫出圖中由或非門組成的 SR 鎖存器輸出端 、 的電壓波形，其中輸出入端 S， R 的電 壓波形如圖中所示。 答案： 17. 由或非門組成的觸發(fā)器和輸入端信號如圖所示，設(shè)觸發(fā)器的初始狀態(tài)為 1，畫出輸出端 Q 的波形。 答案： 21 18. 在下圖電路中 ，若 CP、 S、 R 的 電壓 波形如圖中所示，試畫出 Q 的波形，假定觸發(fā)器的 初始狀態(tài)為 Q=0。 答案： 19. 若主從結(jié)構(gòu) RS 觸發(fā)器各輸入端的電壓波形如圖中所 示 ，試畫 出 、 端對應(yīng)的電壓波 形。設(shè)觸發(fā)器的初始狀態(tài)為 Q=0。 答案： 22 20. 已知主從結(jié)構(gòu) JK 觸發(fā)器輸入端 J、 K 和 CP 的電壓波形如圖所示，試畫出 、 端對應(yīng) 的波形。設(shè)觸發(fā)器的初始狀態(tài)為 Q = 0。 答案： 21. 圖示電路中，已知 CP 和輸入信號 T 的電壓波形，試畫出觸發(fā)器輸出 端 、 的電壓波 形，設(shè)觸發(fā)器的起始狀態(tài)為 Q=0。 答案： 22. 已知上升沿 觸發(fā)的 D 觸發(fā)器輸入端的波形如圖所示，畫出輸出端 Q 的波形。若為下降 沿觸發(fā)，畫出輸出端 Q 的波形。設(shè)初始狀態(tài)為 Q=0。 答案： 23. 已知 D 觸發(fā)器各輸入端的波形如圖所示，試畫出 、 端的波形。 23 答案： 24. 如圖所示為邊沿 D 觸發(fā)器構(gòu)成的電路圖，設(shè)觸發(fā)器的初始狀態(tài) Q1Q0=00， 確定 Q0 及 Q1 在時鐘脈 沖作用下的波形。 答案： 因為 0110 QDQD ?? 所以 0*11*0 ?? 即兩個 D 觸發(fā)器的輸入信號分別為另一個 D 觸發(fā)器的輸出信號，故在確定它們輸出端波形時，應(yīng)該分段交替畫出其波形。 24 習(xí)題答案 第六章 時序邏輯電路 1. 時序邏輯電路是指 任一時刻得輸出信號不僅取決于當(dāng)時得輸入信號，而且還取決于電路原來得狀態(tài) 。 時序邏輯電路具有 存儲和記憶 功能，而組合邏輯電路沒有這種功能。 2. 按照存儲電路中觸發(fā)器動作特點的不同，時序邏輯 電路可分為 同步 時序邏輯電路和 異步 時序邏輯電路，而按照輸出信號特點的不同，又可將時序邏輯電路劃分為 米利 型 和 穆爾 型兩種 。 3. 用 4 級觸發(fā)器組成十進(jìn)制計數(shù)器，其無效狀態(tài)個數(shù)為 （ D ）。 A. 不能確定 B. 10 個 C. 8 個 D. 6 個 4. 某時序邏輯電路的波形如圖所示，由此判定該電路是（ B ）。 A. 二進(jìn)制計數(shù)器 B. 十進(jìn)制計數(shù)器 C. 移位寄存器 5. 寄存器是 用于 寄存一組二值代碼的 ，移位寄存器除 了 具有寄存器的功能以外， 還具有移位功能，移位功能是指 在移位脈沖的作用下依次左移或右移 。 6. 由 D 觸發(fā)器組成的四位數(shù)碼寄存器，清零后，輸出端 Q3Q2Q1Q0=_0000_ ，若輸入端 D3D2D1D0=1001，當(dāng) CP 有效沿出現(xiàn)時，輸出端 Q3Q2Q1Q0=_1001_ 。 7. 試分析下圖所示時序邏輯電路的邏輯功能。 解：屬同步時序電路，時鐘方程省去。 輸出方程： 驅(qū)動方程： T 觸發(fā)器的特性方程： 將各觸發(fā)器的驅(qū)動方程代入特性方程，即得電路的狀態(tài) 方程： 11 QXQXY ?????? ? ?? 1001T QXTQTQ ??*????? ????? ????? 0000*0 1011*11 QTQ XQTQ 25 列狀態(tài) 轉(zhuǎn)換 表 畫狀態(tài)轉(zhuǎn)換圖和時序波形圖 由狀態(tài)圖可以看出，當(dāng)輸入 X ＝ 0 時，在時鐘脈沖 CP 的作用下，電路的 4 個狀態(tài)按遞增規(guī)律循環(huán)變化，即： 00→ 01→ 10→ 11→ 00→ … 當(dāng) X＝ 1 時，在時鐘脈沖 CP 的作用下，電路的 4 個狀態(tài)按遞減規(guī)律循環(huán)變化，即： 00→ 11→ 10→ 01→ 00→ … 可見，該電路既具有遞增計數(shù)功能，又具有遞減計數(shù)功能，是一個 2 位二進(jìn)制同步可逆計數(shù)器。 8 . 寫出下圖電路的驅(qū)動方程、特性方程和輸出方程。 26 解：驅(qū)動方程 狀態(tài)方程 輸出方程 9. 試分析下圖所示時序邏輯電路的邏輯 功能。 解：該電路為異步時序邏輯電路。具體分析如下： （ 1）寫出各邏輯方程式 ①時鐘方程： CP0=CP （時鐘脈沖源的上升沿觸發(fā)） CP1=Q0 （當(dāng) FF0 的 Q0 由 0→ 1 時， Q1 才可能改變狀態(tài)） ②輸出方程： ③各觸發(fā)器的驅(qū)動方程： （ 2）將各觸發(fā)器的驅(qū)動方程代入 D 觸發(fā)器的特性方程，得各觸發(fā)器的狀態(tài)方程： 00*0 QDQ ?? （ CP 由 0→ 1 時此式有效） 11*1 QDQ ?? （ Q0 由 0→ 1 時此式有效） ???????????11 32131212131KJQ K QJ KQJ?????????????321*3212121*213*1 3QY?1010 Z ???1100 QDQD ?? 27 （ 3）列狀態(tài)轉(zhuǎn)換表 （ 4）畫狀態(tài)轉(zhuǎn)換圖和時序波形圖 Z1QCPQ 0 （ 5）邏輯功能分析 由狀態(tài)轉(zhuǎn)換圖可知：該電路一共有 4 個狀態(tài) 00、 0 11，在時鐘脈沖作用下，按照減 1 規(guī)律循環(huán)變化，所以是一個異步 4 進(jìn)制減法計數(shù)器， Z 是借位信號 。 1 0 . 輸 入信號波形如圖所示， 試畫出電路對應(yīng)的輸出 Q Q1 的波形圖 。 11. 試分析下圖所示時序邏輯電路的邏輯 功能。 28 解：屬同步時序電路，時鐘方程省去。 驅(qū)動方程： 將各觸發(fā)器的驅(qū)動方程代入特性方程，即得電路的狀態(tài)方程： 列狀態(tài) 轉(zhuǎn) 換 表 畫 狀態(tài) 轉(zhuǎn)換圖 由狀態(tài)轉(zhuǎn)換圖可知：該電路屬同步五進(jìn)制計數(shù)器，不具備自啟動功能。 1 2 . 已知計數(shù)器的輸出端 Q Q Q 0 的輸出波形如圖所示，試畫出對應(yīng)的狀態(tài)圖，并分析 該計數(shù)器為幾進(jìn)制計數(shù)器。 ???????????23231212131 1 QKQJQ K QJ KQJ???????????????23232*3212121*213*1 29 由狀態(tài)轉(zhuǎn)換圖可知：該電路屬七進(jìn)制計數(shù)器。 13. 分析圖示時序電路的邏輯功能，假設(shè)電路初態(tài)為 000，如果在 CP 的前六個脈沖內(nèi)， D端依次輸入數(shù)據(jù)為 1， 0， 1， 0， 0， 1，則電路輸出在此六個脈沖內(nèi)是如何變化的？ 解：屬同步時序電路，時鐘方程省去。 驅(qū)動方程： 將各觸發(fā)器的驅(qū)動方程 代入特性方程，即得電路的狀態(tài)方程： 列狀態(tài) 轉(zhuǎn)換 表 ?????????????1212010100 QKQJQ K QJD KDJ????????????????12121*201010*100*0 DDDQ 30 該電路屬三位右移移位寄存器。 14. 分析圖示計數(shù)器電路，說明這是多少進(jìn)制的計數(shù)器，并畫出對應(yīng)的狀態(tài)轉(zhuǎn)換圖。十進(jìn)制 計數(shù)器 74160 的功能表與表 （教材 P282）相同。 這是一個七進(jìn)制進(jìn)制的計數(shù)器。 ？ 圖示計數(shù)器電路分別為八進(jìn)制計數(shù)器和七進(jìn)制進(jìn)制的計數(shù)器。 31 16. 試用兩片 4 位二進(jìn)制加法計數(shù)器 74161 采用并行進(jìn)位方式構(gòu)成 8 位二進(jìn)制同步加法計數(shù)器。模為 16 16=256。 17. 試用 74161 構(gòu)成九進(jìn)制計數(shù)器。（可采用異步清零法或同步預(yù)置數(shù)法） 異步清零法 同步預(yù)置數(shù)法 18. 試用集成計數(shù)器 74160 和與非門組成 五 進(jìn)制計數(shù)器 ，要求直接利用芯片的進(jìn)位輸出端作 為該計數(shù)器的進(jìn)位輸出 。 19. 試用集成計數(shù)器 74191 和與非門組成余 3 碼 十 進(jìn)制計數(shù)器。 32 20. 試用集成計數(shù)器 74160 和與非門組成 48 進(jìn)制計數(shù)器。 解：因為 N＝ 48，而 74160 為模 10 計數(shù)器，所以要用兩片 74160 構(gòu)成此計數(shù)器。先將兩芯片采用并行進(jìn)位方式連接成 100 進(jìn)制計數(shù)器，然后再用異步清零法組成了 48 進(jìn)制計數(shù)器。 21. 某石英晶體振蕩器輸出脈沖信號的頻率為 32768Hz，用 74161 組成分頻器，將其分頻為 頻率為 1Hz 的脈沖信號。 解：因為 32768=215，經(jīng) 15 級二分頻，就可獲得頻率為 1Hz 的脈沖信號。因此將四片 74161 級聯(lián)，從高位片（ 4）的 Q2 輸出即可。 33 22. 試用計數(shù)器 74161 和數(shù)據(jù)選擇器 74151 設(shè)計一個 01100011 的 序列 信號 發(fā)生器。 解：由于序列長度 P=8，故將 74161 構(gòu)成模 8 計數(shù)器，并選用數(shù)據(jù)選擇器 74151 產(chǎn)生所 需序列，從而得電路如圖所示。 23. 試用 JK 觸發(fā)器 設(shè)計一個同步 五 進(jìn)制加法計數(shù)器 ，要求電路能夠自啟動。 解：本題是同步計數(shù)器的設(shè)計，分析步驟如下： (1） 根據(jù)設(shè)計要求，設(shè)定狀態(tài)，畫出狀態(tài)轉(zhuǎn)換圖。該狀態(tài)圖不須化簡。 （ 2） 狀態(tài)分配，列狀態(tài)轉(zhuǎn)換編碼表。由題意要求 M=5，故應(yīng)取觸發(fā)器位數(shù) n=3， 因為 22523 （ 1） 畫出電路的次態(tài)卡諾圖，經(jīng)化簡得到電路的狀態(tài)方程。 34 （ 4） 選擇觸發(fā)器 用 JK 觸發(fā)器 ， 則可列出有關(guān) JK 觸發(fā)器驅(qū)動方程和進(jìn)位輸出方程。 （ 5）畫邏輯電路圖 ???????????????20200201*21010*10120202*0 ?????????????01202001010120 1 KJQK QJ KJ2QY? 35 （ 6）檢查能否自