【文章內(nèi)容簡介】 13D6數(shù)據(jù)6E使能信號14D7數(shù)據(jù)7D0數(shù)據(jù)15BLA背光源正極8D1數(shù)據(jù)16BLK背光源負極(2) 硬件實現(xiàn)： LCD1602模塊的原理圖如圖314所示：圖314 LCD1602模塊原理圖、、、—，、。3．LCD12864模塊(1) LCD12864簡介：LCD12864漢字圖形點陣液晶顯示模塊可以顯示漢字、圖形、ASCⅡ碼和自定義字形，內(nèi)置8192個16*16的中文漢字、128個8*16字符、以及64*256點陣顯示RAM，控制器為ST7920，具有串/并接口方式，其內(nèi)部含有中文字庫，LCD12864顯示屏為128*64點陣，可顯示4行，每行8個字，模塊內(nèi)含有多種軟件功能：光標顯示、畫面移位、自定義字符、反白、清除、關(guān)閉顯示和睡眠模式等，可方便地對模塊進行控制。模塊內(nèi)置升壓電路，無需負壓，配置LED背光。3V低電平工作時，只需一個20K的電阻與Vo的地相接?！?V寬范圍工作電壓的系統(tǒng)。LCD12864的并行接口見表33：表33 LCD12864的并行接口管腳號管腳名稱電平管腳功能描述1VSS0V電源地2VCC+5V電源正3V0對比度（亮度）調(diào)整4RS(CS）H/LRS=“H”，表示DB7——DB0為顯示數(shù)據(jù)RS=“L”，表示DB7——DB0為顯示指令數(shù)據(jù)5R/W(SID)H/LR/W=“H”，E=“H”，數(shù)據(jù)被讀到DB7——DB0R/W=“L”，E=“H→L”， DB7——DB0的數(shù)據(jù)被寫到IR或DR6E(SCLK)H/L使能信號7DB0H/L三態(tài)數(shù)據(jù)線8DB1H/L三態(tài)數(shù)據(jù)線9DB2H/L三態(tài)數(shù)據(jù)線10DB3H/L三態(tài)數(shù)據(jù)線11DB4H/L三態(tài)數(shù)據(jù)線12DB5H/L三態(tài)數(shù)據(jù)線13DB6H/L三態(tài)數(shù)據(jù)線14DB7H/L三態(tài)數(shù)據(jù)線15PSBH/LH：8位或4位并口方式，L：串口方式（見注釋1）16NC空腳17/RESETH/L復位端，低電平有效（見注釋2）18VOUTLCD驅(qū)動電壓輸出端19AVDD背光源正端（+5V）（見注釋3）20KVSS背光源負端（見注釋3）RS，R/W的配合決定的4種模式見表34：表34 RS、R/W決定的控制模式RSR/W功能說明LLMPU寫指令到指令暫存器（IR）LH讀出忙標志（BF）及地址記數(shù)器（AC）的狀態(tài)HLMPU寫入數(shù)據(jù)到數(shù)據(jù)暫存器（DR）HHMPU從數(shù)據(jù)暫存器（DR）中讀出數(shù)據(jù)E信號的狀態(tài)產(chǎn)生的動作見表35：表35 E信號的狀態(tài)產(chǎn)生的動作E狀態(tài)執(zhí)行動作結(jié)果高——低I/O緩沖——DR配合/W進行寫數(shù)據(jù)或指令高DR——I/O緩沖配合R進行讀數(shù)據(jù)或指令低/低——高無動作 (2) 硬件實現(xiàn)：開發(fā)板上LCD12864模塊的原理圖如圖315所示：圖315 LCD12864模塊原理圖、、、—，、。 下載器模塊ATmega8是基于增強的AVR RISC結(jié)構(gòu)的低功耗8位CMOS微控制器。由于其先進的指令集以及單時鐘周期指令執(zhí)行時間，ATmega8 的數(shù)據(jù)吞吐率高達 1MIPS/MHz，從而可以緩減系統(tǒng)在功耗和處理速度之間的矛盾。ATmega8有如下特點：8K字節(jié)的系統(tǒng)內(nèi)可編程 Flash(具有同時讀寫的能力，即 RWW)，512 字節(jié) EEPROM，1K 字節(jié) SRAM，32個通用I/O口線，32 個通用工作寄存器，三個具有比較模式的靈活的定時器 / 計數(shù)器 (T/C)， 片內(nèi) / 外中斷，可編程串行 USART，面向字節(jié)的兩線串行接口，10 位6 路(8 路為 TQFP與MLF 封裝)ADC，具有片內(nèi)振蕩器的可編程看門狗定時器，一個SPI 串行端口，以及五種可以通過軟件進行選擇的省電模式。工作于空閑模式時 CPU 停止工作，而 SRAM、T/C、SPI 端口以及中斷系統(tǒng)繼續(xù)工作；掉電模式時晶體振蕩器停止振蕩，所有功能除了中斷和硬件復位之外都停止工作；在省電模式下，異步定時器繼續(xù)運行，允許用戶保持一個時間基準，而其余功能模塊處于休眠狀態(tài)；ADC噪聲抑制模式時終止CPU 和除了異步定時器與ADC 以外所有 I/O 模塊的工作，以降低ADC 轉(zhuǎn)換時的開關(guān)噪聲；Standby 模式下只有晶體或諧振振蕩器運行，其余功能模塊處于休眠狀態(tài)，使得器件只消耗極少的電流，同時具有快速啟動能力。 ATMEGA8L的引腳配置如下圖316所示： 圖316 ATMEGA8L的引腳配置圖下載器模塊原理圖如圖317所示：圖317下載器模塊原理圖下載器模塊實現(xiàn)將USB信號轉(zhuǎn)換為能通過SPI協(xié)議傳輸?shù)男盘?，從而實現(xiàn)對單片機的編程。 其他模塊流水燈模塊、蜂鳴器模塊的原理圖如圖31圖319所示[9]：圖318 流水燈模塊原理圖 圖319蜂鳴器模塊原理圖如圖318所示流水燈模塊包含8個LED燈，單片機的P0口接10K上拉電阻，八個LED的負極依次連接單片機P0口的8個引腳，八個LED的正極依次與510歐姆的排阻的八個端子相連，排阻的公共端連接短路插針的一端，短路插針的另一端與電源相連，因此，若將短路插針用短路帽短路，則八個LED的正極上拉到高電平， LED低電平點亮。如圖319所示，，Q1導通，Q1的發(fā)射極與集電極導通，將發(fā)射極下拉為低電平，蜂鳴器兩端出現(xiàn)電位差，蜂鳴器發(fā)聲；，Q1不導通，蜂鳴器兩端沒有電流流過，蜂鳴器不發(fā)聲。 本章小結(jié)對硬件的設計采用模塊化設計方法，采用的電路為典型應用電路，資源配置合理，通過使用短路帽連接相應的功能模塊，降低了功耗，減弱了器件之間的相互干擾，提高了系統(tǒng)穩(wěn)定性，硬件工作穩(wěn)定可靠。注意：除第一章緒論外，其他每一章都應該有一個本章小結(jié)第4章 總體設計 整體程序設計軟件部分主要包括數(shù)碼管程序、鍵盤程序、AD程序、DA程序、DS1302時鐘程序、DS18b20溫度傳感器程序、串行通信程序、顯示程序和其他簡單模塊程序[10]。 分模塊程序設計依據(jù)開發(fā)板上硬件資源，進行程序的開發(fā)，在軟件的設計過程中，采用模塊化的設計方法，依次分別為每個模塊設計軟件。下面分別介紹以上各個模塊的程序設計。 鍵盤模塊程序設計矩陣式鍵盤的按鍵識別方法為：判斷鍵盤中有無鍵按下：將全部行線KEY0KEY3置低電平，然后檢測列線的狀態(tài)。只要有一列的電平為低，則表示鍵盤中有鍵被按下，而且閉合的鍵位于低電平線與4根行線相交叉的4個按鍵之中。若所有列線均為高電平，則鍵盤中無鍵按下。 判斷閉合鍵所在的位置：在確認有鍵按下后，即可進入確定具體閉合鍵的過程。其方法是：依次將行線置為低電平，即在置某根行線為低電平時，其它線為高電平。在確定某根行線位置為低電平后，再逐行檢測各列線的電平狀態(tài)。若某列為低，則該列線與置為低電平的行線交叉處的按鍵就是閉合的按鍵。 矩陣式鍵盤的按鍵編碼處理：將行線和列線依次進行數(shù)值編碼，然后進行一定規(guī)則的運算，就是對鍵值的編碼。 鍵盤程序流程圖如圖41所示：開始鍵盤掃描有鍵按下取鍵值YN原有鍵值不變鍵值P0口選通數(shù)碼管圖41 鍵盤程序流程圖鍵盤采用的是行掃描法確定鍵值，在程序中具體是這樣掃描鍵盤的：將鍵盤掃描碼送入P2口，先是使行線依次為低電平，順序為KEYKEYKEYKEY4，在某一行線為低電平的狀態(tài)下，讀取P2口的狀態(tài)，將狀態(tài)值依次右移四位，這樣便將KEY5KEY8的狀態(tài)值移到了低四位，再將高四位狀態(tài)值置一，將處理后的狀態(tài)值與當前的掃描碼比較，如果此時的狀態(tài)值與四個掃描碼中的一個相同，證明有鍵按下，此時保存掃描碼的數(shù)組下標和與狀態(tài)值相等的掃描碼數(shù)組下標，并將兩個值按照鍵盤編碼值進行某一規(guī)則的四則運算后返回給主函數(shù)中的某一變量；如果在全部行線依次為低電平情況下的狀態(tài)值與四個掃描碼中沒有一個相同，證明沒有鍵按下，返回1到主函數(shù)。在主函數(shù)中調(diào)用鍵盤掃描函數(shù)對鍵盤進行掃描，判斷返回鍵值，若返回值不為1，證明右鍵按下，在某一個數(shù)碼管上顯示鍵值，若返回值為1，證明沒有鍵按下，顯示先前按下的按鍵鍵值。 DA模塊程序設計1．TLC5615的工作時序 TLC5615的工作時序如圖42所示：圖42 TLC5615的時序圖由時序圖可以看出，當片選CS為低電平時，輸入數(shù)據(jù)DIN由時鐘SCLK同步輸入或輸出，而且最高有效位在前，低有效位在后。輸入時SCLK的上升沿把串行輸入數(shù)據(jù)DIN移入內(nèi)部的16位移位寄存器，SCLK的下降沿輸出串行數(shù)據(jù)DOUT，片選CS的上升沿把數(shù)據(jù)傳送至DAC寄存器。當片選CS為高電平時，串行輸入數(shù)據(jù)DIN不能由時鐘同步送入移位寄存器；輸出數(shù)據(jù)DOUT保持最近的數(shù)值不變而不進入高阻狀態(tài)。由此要想串行輸入數(shù)據(jù)和輸出數(shù)據(jù)必須滿足兩個條件：第一時鐘SCLK的有效跳變；第二片選CS為低電平。這里，為了使時鐘的內(nèi)部饋通最小，當片選CS為高電平時，輸入時鐘SCLK應當為低電平。 串行數(shù)模轉(zhuǎn)換器TLC5615的使用有兩種方式，即級聯(lián)方式和非級聯(lián)方式。如不使用級聯(lián)方式，DIN只需輸入12位數(shù)據(jù)。DIN輸入的12位數(shù)據(jù)中，前10位為TLC5615輸入的D/A轉(zhuǎn)換數(shù)據(jù)，且輸入時高位在前，低位在后，后兩位必須寫入數(shù)值為零的低于LSB的位，因為TLC5615的DAC輸入鎖存器為12位寬。如果使用TL5615的級聯(lián)功能，來自DOUT的數(shù)據(jù)需要輸入16位時鐘下降沿，因此完成一次數(shù)據(jù)輸入需要16個時鐘周期，輸入的數(shù)據(jù)也應為16位。輸入的數(shù)據(jù)中，前4位為高虛擬位，中間10位為D/A轉(zhuǎn)換數(shù)據(jù)，最后2位為低于LSB的位即零[11]。2．DA程序流程圖DA程序流程圖如圖43所示：Y開始TLC5615片選使能時鐘上升沿讀取數(shù)據(jù)12位數(shù)據(jù)讀取完畢TLC5615片選禁能YNN圖43 DA程序流程圖 DS1302時鐘模塊程序設計1．DS1302的工作時序DS1302 的復位特征和時鐘控制要求：復位(～RST) 輸入有兩種功能：首先，用于接通控制邏輯，允許地址/命令序列送入移位寄存器；其次，用于終止單字節(jié)或多字節(jié)數(shù)據(jù)的傳送。當為～RST高電平時，所有的數(shù)據(jù)傳送被初始化，允許對DS1302 進行操作。如果在傳送過程中～RST置為低電平，則會終止此次數(shù)據(jù)傳送，并且I/ O 引腳變?yōu)楦咦钁B(tài)。上電運行時，在Vcc≥，～RST必須保持低電平。另外，當～RST為高電平時，SCLK必須為低電平。DS1302 的數(shù)據(jù)輸入輸出：向DS1302 寫入數(shù)據(jù)時，數(shù)據(jù)在控制字節(jié)輸入后的下一個SCLK周期的上升沿被寫入，多余的SCLK將被忽略。數(shù)據(jù)寫入時從低位(位0) 開始；同樣，從DS1302 讀取數(shù)據(jù)時，數(shù)據(jù)在緊跟控制字節(jié)后的下一個SCLK的下降沿讀出，讀出數(shù)據(jù)時也是從低位(0位) 到高位(7位) ，只要～RST 保持高電平，額外的SCLK將導致數(shù)據(jù)字節(jié)的持續(xù)讀出，這個特性用于實現(xiàn)該芯片的突發(fā)讀模式。數(shù)據(jù)讀寫時序如圖44所示：圖44 DS1302的讀寫時序突發(fā)模式下，可以一次性讀出所有日歷時鐘數(shù)據(jù)或RAM數(shù)據(jù)。2．DS1302的寄存器DS1302 共有12 個寄存器，其中有7 個寄存器與日歷、時鐘相關(guān)，存放的數(shù)據(jù)位為BCD 碼格式。其日歷、時間寄存器及其控制字見表41[12]：表41 DS1302的寄存器寄存器名命令字取值范圍各位內(nèi)容寫操作讀操作76543210秒寄存器80H81H0059啟動十位個位分寄存器82H83H00590十位個位時寄存器84H85H001或002312/24010/AP十位個位日寄存器86H87H0128，29，30，3100十位個位月寄存器88H89H0112000十位個位周寄存器8AH8BH010700000個位年寄存器8CH8DH0099十位個位3．DS1302時鐘程序流程圖 DS1302時鐘程序流程圖如圖45所示：開始讀取DS1302的秒值寫入允許時鐘芯片關(guān)閉N寫入初始化時間寫入禁止獲取時鐘芯片的時間時間、日期數(shù)據(jù)轉(zhuǎn)化為液晶字符顯示YNY 圖45 DS1302時鐘程序流程圖在程序中定義了一個結(jié)構(gòu)體，用來存儲秒、分、時、星期、日、月、年信息，對DS1302的寄存器地址進行了聲明，方便在編程時使用，依據(jù)DS1302讀寫單字節(jié)數(shù)據(jù)時序圖編寫實時時鐘讀寫一個字節(jié)的函數(shù)，依據(jù)DS1302讀寫數(shù)據(jù)時序圖編寫向D