volte丟包率優(yōu)化案例(編輯修改稿)
2025-05-13 12:36 本頁面
【文章內(nèi)容簡介】 到有收到PDU時啟動定時器，如果定時器超時，UM接收實(shí)體將不再等待未接受的PDU,而是直接將接收緩沖區(qū)的PDU重組為SDU交給上層。增大treorderingul/dl參數(shù)，能增加UM等待未接收PDU的時間，以減少RLC層丟包。參數(shù)優(yōu)化建議：RLC層參數(shù)優(yōu)化MOAttribute目標(biāo)值QciTable=default,QciProfilePredefined=qci1tReorderingUl60QciTable=default,QciProfilePredefined=qci1 tReorderingDl60PDCCH信道參數(shù)優(yōu)化一個PDCCH可以映射到1，2，4或8個CCE，CCE的個數(shù)由GINR的估算值決定，PdcchLaGinrMargin給GINR增加一個Margin，使PDCCH映射到更多CCE，以增加PDCCH的解碼能力。提高pdcchLaGinrMargin可以提高PDCCH信道的信道質(zhì)量，增加PDCCH CCE的聚合度，分配給UE更多的CCE資源。參數(shù)優(yōu)化建議：PDCCH信道參數(shù)優(yōu)化MOAttribute目標(biāo)值QciTable=default,QciProfilePredefined=qci1pdcchLaGinrMargin150MAC層參數(shù)優(yōu)化在LTE中，控制信道的目標(biāo)BLER為1%，數(shù)據(jù)信道的目標(biāo)BLER位10%。當(dāng)BLER不超過10%時，UE將向eNodeB上報它所能解碼的最高M(jìn)CS。通過調(diào)整ulBle
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號-1