【文章內(nèi)容簡介】
POINTS_B2:=0000。 ELSE POINTS_B2:=POINTS_B2+39。139。 END IF。 ELSE POINTS_B1:=POINTS_B1+39。139。 END IF。 ELSIF CHOS=0100THEN IF POINTS_C1=1001THEN POINTS_C1:=0000。 IF POINTS_C2=1001THEN POINTS_C2:=0000。 ELSE POINTS_C2:=POINTS_C2+39。139。 END IF。 7 ELSE POINTS_C1:=POINTS_C1+39。139。 END IF。 ELSIF CHOS=1000THEN IF POINTS_D1=1001THEN POINTS_D1:=0000。 IF POINTS_D2=1001THEN POINTS_D2:=0000。 ELSE POINTS_D2:=POINTS_D2+39。139。 END IF。 ELSE POINTS_D1:=POINTS_D1+39。139。 END IF。 END IF。 END IF。 AA2=POINTS_A2。AA1=POINTS_A1。AA0=0000。 BB2=POINTS_B2。BB1=POINTS_B1。BB0=0000。 CC2=POINTS_C2。CC1=POINTS_C1。CC0=0000。 DD2=POINTS_D2。DD1=POINTS_D1。DD0=0000。 END PROCESS。 END ARCHITECTURE ART。 8 功能仿真如下 計(jì)分器電路 JFQ 仿真圖 當(dāng)復(fù)位端清零,四位選手各組別分?jǐn)?shù)將為零, 當(dāng)給 A 加分時(shí), POINTSA2=1,POINTSA1=0,實(shí)現(xiàn)了加分功能。 搶答鑒別電路 QDJB 的 VHDL 源程序 LIBRARY IEEE。 USE 。 ENTITY QDJB IS PORT(CLR: IN STD_LOGIC。 A,B,C,D: IN STD_LOGIC。 A1,B1,C1,D1: OUT STD_LOGIC。 STATES: OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。 END ENTITY QDJB。 ARCHITECTURE ART OF QDJB IS CONSTANT W1: STD_LOGIC_VECTOR:=0001。 CONSTANT W2: STD_LOGIC_VECTOR:=0010。 CONSTANT W3: STD_LOGIC_VECTOR:=0100。 CONSTANT W4: STD_LOGIC_VECTOR:=1000。 BEGIN PROCESS(CLR,A,B,C,D)IS BEGIN 9 IF CLR=39。139。THEN STATES=0000。 ELSIF (A=39。139。AND B=39。039。AND C=39。