數(shù)字鐘課程設計報告(編輯修改稿)
2025-05-11 03:37 本頁面
【文章內(nèi)容簡介】 路設計 數(shù)字鐘電路系統(tǒng)的組成框圖 數(shù)字鐘的原理方框圖如圖3所示，它由振蕩器，分頻器，計秒電路，計分電路，計時電路等組成。工作時，石英晶體振蕩器產(chǎn)生穩(wěn)定的脈沖信號，經(jīng)過若干次分頻，得到秒脈沖信號。并送計秒電路計數(shù)，當秒計數(shù)器計滿60秒時，輸出秒進位脈沖，送計分電路計數(shù)，當計分器計滿60分時，輸出分進位脈沖，送計時電路計數(shù)，當計時電路滿24時時，時、分、秒計數(shù)器同時復零，又開始新一天的計時。頻率計分頻器校時電路校時電路秒計數(shù)器分計數(shù)器時計數(shù)器顯示譯碼器顯示譯碼器顯示譯碼器顯示器顯示器顯示器圖31 數(shù)字鐘電路系統(tǒng)的組成框圖 時分秒計數(shù)器的設計時間計數(shù)電路由秒個位和秒十位計數(shù)器、分個位和分十位計數(shù)器及時個位和時十位計數(shù)器電路構(gòu)成，其中秒個位和秒十位計數(shù)器、分個位和分十位計數(shù)器為60進制計數(shù)器，而根據(jù)設計要求，小時計數(shù)器為24進制計數(shù)器。用6個74LS90組成兩個60進制和一個24進制計數(shù)器。分別如圖32和33圖32 分秒計數(shù)電路對于上圖，74LS90芯片的引腳112分別對應QC、QB、QD、QA四個輸出端，而第5端和第10端分別接高電平和地，上圖已默認，就不畫出，下面的電路圖凡涉及到芯片本身就需要接高電平和地的引腳亦不畫出。當分的74LS90芯片的進位輸入端11端的脈沖進位信號傳到時的脈沖輸入端時，時便計數(shù)一次，并且其十位和個位的進位關(guān)系與分（秒）的十位和個位的進位關(guān)系一樣，此處不再重述。24進制電路圖如圖5。圖33 時計數(shù)器電路 正點報時電路的設計為了達到正點報時的功能，當時間的分十位為5，分個位為9，秒的十位為5時，利用與門的相與功能，使得時間在59分50秒到59分59秒期間，蜂鳴器1秒響1秒停地響5次。如圖34圖34 正點報時電路一般情況下，數(shù)字電子鐘開機時并不立即顯示當前時間，所以需要一個校時電路來調(diào)整以此來獲得所需要的時間。根據(jù)設計要求，采用自動實現(xiàn)對時和分的校時，為了使校時不干擾計時，在校時電路中還加入了消抖電路，用于消除輸入脈沖的不穩(wěn)定性，確保校時和計時的穩(wěn)定與準確。其主要原理是：先截斷正常的計數(shù)通路，然后再將頻率為2Hz的方波信號加到需要校正的計數(shù)單元的輸入端，校正好后，再轉(zhuǎn)入正常計時狀態(tài)即可。 根據(jù)要求，數(shù)字鐘應具有自動分校正和時校正功能，因此，應截斷分個位和時個位的直接計數(shù)通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中。圖35所示即為帶有基本RS觸發(fā)器的校時電路。圖35 校時電路對于上圖，與非門74LS00的U1C片中的第9端為晶體振蕩器所產(chǎn)生的2Hz的信號脈沖，而第U1D片的第13端則接進位信號（若為小時校正電路，則為分的進位信號，同理，分的校時電路則為秒的進位信號，當不校時的時候，計時電路將正常計數(shù)）。第U2B片的第6端則為分或者小時的個位脈沖輸入端。 秒信號發(fā)生器的設計振蕩器是數(shù)字鐘的核心，振蕩器的穩(wěn)定度及頻率的精確度決定了數(shù)字鐘計時的準確程度。由集成電路定時器555與RC可組成多諧振蕩器，其振蕩頻率只有1KHz。所以為了達到設計要求，獲取更高的計時精度，選用晶體振蕩器構(gòu)成振蕩器電路。一般來說，振蕩器的頻率越高，計時精度越高。此次設計選用R145－32的晶體振蕩器，其頻率為32768Hz，再經(jīng)過分頻芯片4060BD， 其內(nèi)部有15級2分頻集成電路，所以可以其中一個輸出端得到2Hz的信號脈沖。再經(jīng)過二次分頻，方可得到1Hz的標準信號脈沖，即秒脈沖。至于分頻電路，實際上就是由計數(shù)器組成的，因此，還可選用3片集成電路計數(shù)器74LS90，每片為1/10分頻，3片級聯(lián)則可獲得所需的頻率信號。但為了節(jié)省芯片及開支，因此選用前者。其原理圖和電路圖分別入圖3
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1