arm9s3c2410時鐘和功率管理(編輯修改稿)
2025-05-04 05:08 本頁面
【文章內(nèi)容簡介】 ，這個比率是由CLKDIVN寄存器的HDIVN和PDIVN決定的。設(shè)置好PMS的值后，需要設(shè)置CLKDIVN寄存器。CLKDIVN寄存器的值將在PLL鎖定時間之后生效，在復位和改變功率模式后也是有效的。注意：HCLK和PCLK不應(yīng)該超過某一限制如果HDIVN=1，CPU總線模式將通過一下指令從快速模式切換到異步模式：MMU_SetAsyncBusModemrc p15,0,r0,c1,c0,0orr r0,r0,R1_nF:OR:R1_iAmcr p15,0,r0,c1,c0,0如果HDIVN=1并且CPU總線模式是快速模式，CPU將以HCLK進行運行，這一特性可以用于將CPU頻率減半而不影響HCLK和PCLK。功率管理在S3C2410中，功率功率模塊通過軟件控制系統(tǒng)時鐘來達到降低功耗的目的。這些策略牽涉到PLL，時鐘控制邏輯和喚醒信號。圖77顯示了S3C2410的時鐘分配。S3C2410有4種功耗模式。各種模式之間的轉(zhuǎn)換并不是完全自由的，圖78描述了各種模式之間的轉(zhuǎn)換關(guān)系。正常模式正常模式下，所有的外設(shè)和基本的功能模塊，包括功率管理模塊，CPU核心，總線控制器，存儲控制器，中斷控制器，DMA和外部控制器都可以完全操作。但是除了基本的模塊之外，其他模塊都可以通過關(guān)閉其時鐘的方法來降低功耗?？臻e模式空閑模式下，除了總線控制器、存儲控制器、中斷控制器、功率管理模塊以外的CPU時鐘都被停止。EINT[23:0]、RTC中斷或者其他中斷都可以將CPU從空閑模式下喚醒。低速模式低速模式通過降低FCLK和關(guān)閉PLL來實現(xiàn)降低功耗。此時FCLK是外部時鐘(XTIpll or EXTCLK)的n分頻。分頻數(shù)由CLKSLOW寄存器的SLOW_VAL和CLKDIVN寄存器決定。在低速模式下，PLL是關(guān)閉的。當用戶需要從低速模式切換到正常模式時，PLL需要一個時鐘穩(wěn)定時間(PLL鎖定時間)。PLL穩(wěn)定時間是由內(nèi)部邏輯自動插入的，大概需要150us，在這段時間內(nèi)，F(xiàn)CLK還是使用低速模式下的時鐘。用戶可以在PLL開的情況下通過改變CLKSLOW寄存器的SLOW_BIT位使能低速模式來改變頻率。在低速模式下，F(xiàn)CLK為外部時鐘的分頻。如圖79.如果在PLL鎖定時間之后切換到正常模式，F(xiàn)CLK將會在低速模式一失效就改變，如圖710.如果低速模式失效和PLL同時打開，則需要等待PLL鎖定后FCLK才會改變，鎖定期間FLCK停止。如圖711.掉電模式功率管理模塊斷開內(nèi)部電源。因此CPU和除喚醒邏輯單元以外的外設(shè)都不會產(chǎn)生功耗。要執(zhí)行掉電模式需要有兩個獨立的電源，其中一個給喚醒邏輯單元供電，另一個給包括CPU在內(nèi)的其他模塊供電。在掉電模式下，第二個電源將被關(guān)
公司管理相關(guān)推薦
鄂ICP備17016276號-1