圖解可控硅培訓資料(編輯修改稿)
2025-04-28 23:31 本頁面
【文章內(nèi)容簡介】 V/dt.(此措施尤其對大于8A的SCR有效)減少Rgk和增加Cgk后,一部分寄生電容電流將被Rgk和Cgk旁路,從而達到抗干擾目的.對于雙向可控硅(Triac)的電子噪聲抗干擾的措施:加一Pi型電路.請注意:CGA1將不再允許直接加在觸發(fā)端,因為CGA1將徹底減少第二和第三象限的di/dt能力.(工藝結(jié)構(gòu)的原因)對于雙向可控硅(Triac)的電子噪聲抗干擾的另一措施: 設(shè)計好VGD參數(shù)電路.設(shè)計門極驅(qū)動電壓時,要有足夠高的VGA1電壓(大于VGD),檢查(VDDVOHMAX.)RC噪聲抗干擾參數(shù)的設(shè)計:為了改善可控硅在瞬態(tài)時的抗干擾能力,C將選擇約1nF左右,R將選擇47~75Ω。(C和R不可選的太大) 而且,為了準確設(shè)定RC值,我們最好做一個BURST測試(IEC610044)ACS/ACST Triac同普通可控硅的抗干擾能力比較:改善抗干擾性,而且降低IGT到適中值但不會太小.可控硅開啟時的參數(shù):di/dt請注意檢查在可控硅開啟時,di/dt值不能超過DATASHEET上指定時,否則可控硅將被損壞.可控硅在使用過高的di/dt后的損壞現(xiàn)象:第一步:IGT超過規(guī)格 第二步:VDRM 和/或VRRM失效,或者第一陽極和第二陽極直接短路.用測量的波形舉例說明di/dt單向可控硅的硅狀結(jié)構(gòu)極其等效電路 內(nèi)部結(jié)構(gòu): 160
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號-1