【文章內(nèi)容簡介】 ic和fpga/cpld沒有關(guān)系！fpga是我們在小批量或者實驗中采用的，生活中的電子器件上很少見到的。而asic是通過掩膜的高的，它是不可被修改的。至于流程，應(yīng)該是前端、綜合、仿真、后端、檢查、加工、測試、封裝。 我是做路由器asic設(shè)計的可能你上網(wǎng)用的網(wǎng)卡還有路由器就是我們公司的，呵呵，流程基本如此！)（仕蘭微面試題目）簡述FPGA等可編程邏輯器件設(shè)計流程。通?？蓪PGA/CPLD設(shè)計流程歸納為以下7個步驟，這與ASIC設(shè)計有相似之處。 。在傳統(tǒng)設(shè)計中，設(shè)計人員是應(yīng)用傳統(tǒng)的原理圖輸入方法來開始設(shè)計的。自90年代初， Verilog、VHDL、AHDL等硬件描述語言的輸入方法在大規(guī)模設(shè)計中得到了廣泛應(yīng)用。（功能仿真）。設(shè)計的電路必須在布局布線前驗證電路功能是否有效。（ASCI設(shè)計中，這一步驟稱為第一次Signoff）PLD設(shè)計中，有時跳過這一步。 。設(shè)計輸入之后就有一個從高層次系統(tǒng)行為設(shè)計向門級邏輯電路設(shè)轉(zhuǎn)化翻譯過程，即把設(shè)計輸入的某種或某幾種數(shù)據(jù)格式(網(wǎng)表)轉(zhuǎn)化為軟件可識別的某種數(shù)據(jù)格式(網(wǎng)表)。 。對于上述綜合生成的網(wǎng)表，根據(jù)布爾方程功能等效的原則，用更小更快的綜合結(jié)果代替一些復雜的單元，并與指定的庫映射生成新的網(wǎng)表，這是減小電路規(guī)模的一條必由之路。 。在PLD設(shè)計中，35步可以用PLD廠家提供的開發(fā)軟件（如 Maxplus2）自動一次完成。 （時序仿真）需要利用在布局布線中獲得的精確參數(shù)再次驗證電路的時序。（ASCI設(shè)計中，這一步驟稱為第二次Sign—off）。 。布線和后仿真完成之后，就可以開始ASCI或PLD芯片的投產(chǎn) )（仕蘭微面試題目）IC設(shè)計前端到后端的流程和eda工具。(ic卡是集成電路卡的意思，ic卡是一種內(nèi)藏大規(guī)模集成電路的塑料卡片，其大小和原來的磁卡電話的磁卡大小相同。 ic卡通?？煞譃榇鎯?、加密卡和智能卡三類，存儲卡是可以直接對其進行讀、寫操作的存儲器，加密卡是在存儲卡的基礎(chǔ)上增加了讀、寫加密功能，對加密卡進行操作時，必須首先核對卡中的密碼，密碼正確才能進行正常操作，智能卡是帶有微處理器(cpu)，同時也稱作cpu卡。 ic卡的設(shè)計的流程分為:邏輯設(shè)計子功能分解詳細時序框圖分塊邏輯仿真電路設(shè)計(RTL級描述)功能仿真綜合(加時序約束和設(shè)計庫)電路網(wǎng)表網(wǎng)表仿真)預布局布線(SDF文件)網(wǎng)表仿真(帶延時文件)靜態(tài)時序分析布局布線參數(shù)提取SDF文件后仿真靜態(tài)時序分析測試向量生成工藝設(shè)計與生產(chǎn)芯片測試芯片應(yīng)用，在驗證過程中出現(xiàn)的時序收斂，功耗，面積問題，應(yīng)返回前端的代碼輸入進行重新修改，再仿真，再綜合，再驗證，一般都要反復好幾次才能最后送去foundry廠流片。)（未知）Asic的design flow（設(shè)計流程）。（威盛VIA 上海筆試試題）()1集成電路前段設(shè)計流程，寫出相關(guān)的工具。（揚智電子筆試）先介紹下IC開發(fā)流程：1.）代碼輸入（design input)用vhdl或者是verilog語言來完成器件的功能描述，生成hdl代碼語言輸入工具：SUMMITVISUALHDLMENTORRENIOR圖形輸入:poser(cadence)。 viewlogic (viewdraw)2.）電路仿真（circuit simulation)將vhd代碼進行先前邏輯仿真，驗證功能描述是否正確數(shù)字電路仿真工具：Verolog：CADENCEVeroligXLSYNOPSYSVCSMENTORModlesimVHDL :CADENCENCvhdlSYNOPSYSVSSMENTORModlesim模擬電路仿真工具：***ANTI HSpice pspice，spectre micro microwave:eesoft : hp3.）邏輯綜合（synthesis tools)邏輯綜合工具可以將設(shè)計思想vhd代碼轉(zhuǎn)化成對應(yīng)一定工藝手段的門級電路；將初級仿真中所沒有考慮的門沿（gates delay）反標到生成的門級網(wǎng)表中,返回電路仿真階段進行再仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。1請簡述一下設(shè)計后端的整個流程？（仕蘭微面試題目）1是否接觸過自動布局布線？請說出一兩種工具軟件。自動布局布線需要哪些基本元素？（仕蘭微面試題目）ProtelProtel99是基于Win95/Win NT/Win98/Win2000的純32位電路設(shè)計制版系統(tǒng)。Protel99提供了一個集成的設(shè)計環(huán)境，包括了原理圖設(shè)計和PCB布線工具，集成的設(shè)計文檔管理，支持通過網(wǎng)絡(luò)進行工作組協(xié)同設(shè)計功能。1描述你對集成電路工藝的認識。（仕蘭微面試題目）集成電路是采用半導體制作工藝，在一塊較小的單晶硅片上制作上許多晶體管及電阻器、電容器等元器件，并按照多層布線或遂道布線的方法將元器件組合成完整的電子電路。它在電路中用字母“IC”（也有用文字符號“N”等）表示。（一）按功能結(jié)構(gòu)分類集成電路按其功能、結(jié)構(gòu)的不同，可以分為模擬集成電路和數(shù)字集成電路兩大類。模擬集成電路用來產(chǎn)生、放大和處理各種模擬信號（指幅度隨時間邊疆變化的信號。例如半導體收音機的音頻信號、錄放機的磁帶信號等），而數(shù)字集成電路用來產(chǎn)生、放大和處理各種數(shù)字信號（指在時間上和幅度上離散取值的信號。例如VCD、DVD重放的音頻信號和視頻信號）。 （二）按制作工藝分類 集成電路按制作工藝可分為半導體集成電路和薄膜集成電路。膜集成電路又分類厚膜集成電路和薄膜集成電路。 （三）按集成度高低分類 集成電路按集成度高低的不同可分為小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路和超大規(guī)模集成電路。（四）按導電類型不同分類 集成電路按導電類型可分為雙極型集成電路和單極型集成電路。 雙極型集成電路的制作工藝復雜，功耗較大，代表集成電路有TTL、ECL、HTL、LSTTL、STTL等類型。單極型集成電路的制作工藝簡單，功耗也較低，易于制成大規(guī)模集成電路，代表集成電路有CMOS、NMOS、PMOS等類型。 （五）按用途分類 集成電路按用途可分為電視機用集成電路。音響用集成電路、影碟機用集成電路、錄像機用集成電路、電腦（微機）用集成電路、電子琴用集成電路、通信用集成電路、照相機用集成電路、遙控集成電路、語言集成電路、報警器用集成電路及各種專用集成電路。 電視機用集成電路包括行、場掃描集成電路、中放集成電路、伴音集成電路、彩色解碼集成電路、AV/TV轉(zhuǎn)換集成電路、開關(guān)電源集成電路、遙控集成電路、麗音解碼集成電路、畫中畫處理集成電路、微處理器（CPU）集成電路、存儲器集成電路等。音響用集成電路包括AM/FM高中頻電路、立體聲解碼電路、音頻前置放大電路、音頻運算放大集成電路、音頻功率放大集成電路、環(huán)繞聲處理集成電路、電平驅(qū)動集成電路、電子音量控制集成電路、延時混響集成電路、電子開關(guān)集成電路等。 影碟機用集成電路有系統(tǒng)控制集成電路、視頻編碼集成電路、MPEG解碼集成電路、音頻信號處理集成電路、音響效果集成電路、RF信號處理集成電路、數(shù)字信號處理集成電路、伺服集成電路、電動機驅(qū)動集成電路等。 錄像機用集成電路有系統(tǒng)控制集成電路、伺服集成電路、驅(qū)動集成電路、音頻處理集成電路、視頻處理集成電路。1列舉幾種集成電路典型工藝。,？（仕蘭微面試題目）制造工藝：、就是指制造工藝了。制造工藝直接關(guān)系到cpu的電氣性能。、。線寬越小，cpu的功耗和發(fā)熱量就越低，并可以工作在更高的頻率上了。cd1請描述一下國內(nèi)的工藝現(xiàn)狀。（仕蘭微面試題目）1半導體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目）根據(jù)摻入的雜質(zhì)不同，雜質(zhì)半導體可以分為N型和P型兩大類。 N型半導體中摻入的雜質(zhì)為磷等五價元素，磷原子在取代原晶體結(jié)構(gòu)中的原子并構(gòu)成共價鍵時，多余的第五個價電子很容易擺脫磷原子核的束縛而成為自由電子，于是半導體中的自由電子數(shù)目大量增加，自由電子成為多數(shù)載流子，空穴則成為少數(shù)載流子。P型半導體中摻入的雜質(zhì)為硼或其他三價元素，硼原子在取代原晶體結(jié)構(gòu)中的原子并構(gòu)成共價鍵時，將因缺少一個價電子而形成一個空穴，于是半導體中的空穴數(shù)目大量增加，空穴成為多數(shù)載流子，而自由電子則成為少數(shù)載流子。1描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果？Latchup 閂鎖效應(yīng)，又稱寄生PNPN效應(yīng)或可控硅整流器( SCR, Silicon Controlled Rectifier )效應(yīng)。在整體硅的CMOS管下，不同極性攙雜的區(qū)域間都會構(gòu)成PN結(jié)，而兩個靠近的反方向的PN結(jié)就構(gòu)成了一個雙極型的晶體三極管。因此CMOS管的下面會構(gòu)成多個三極管，這些三極管自身就可能構(gòu)成一個電路。這就是MOS管的寄生三極管效應(yīng)。如果電路偶爾中出現(xiàn)了能夠使三極管開通的條件，這個寄生的電路就會極大的影響正常電路的運作，會使原本的MOS電路承受比正常工作大得多的電流，可能使電路迅速的燒毀。Latchup狀態(tài)下器件在電源與地之間形成短路，造成大電流、EOS（電過載）和器件損壞。（仕蘭微面試題目）1解釋latchup現(xiàn)象和Antenna effect和其預防措施.（未知）什么叫Latchup?閂鎖效應(yīng)，又稱寄生PNPN效應(yīng)或可控硅整流器( SCR, Silicon Controlled Rectifier )效應(yīng)。 （科廣試題）2什么叫窄溝效應(yīng)?當JFET或MESFET溝道較短，1um的情況下，這樣的器件溝道內(nèi)電場很高，載流子民飽合速度通過溝道，因而器件的工作速度得以提高，載流子漂移速度，通常用分段來描述，認為電場小于某一臨界電場時，漂移速度與近似與電場強成正比，遷移率是常數(shù)，當電場高于臨界時，速度飽和是常數(shù)。所以在短溝道中，速度是飽和的，漏極電流方程也發(fā)生了變化，這種由有況下飽和電流不是由于溝道夾斷引起的而是由于速度飽和，別名（科廣試題）2什么是NMOS、PMOS、CMOS？什么是增強型、耗盡型？什么是PNP、NPN？他們有什么差別？（仕蘭微面試題目）2硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么要求？（仕蘭微面試題目） 2畫出CMOS晶體管的CROSSOVER圖（應(yīng)該是縱剖面圖），給出所有可能的傳輸特性和轉(zhuǎn)移特性。（Infineon筆試試題）2以interver為例,寫出N阱CMOS的process流程,并畫出剖面圖。（科廣試題）2Please explain how we describe the resistance in semiconductor. Compare the resistance of a metal,poly and diffusion in tranditional CMOS process.（威盛筆試題circuit ）2說明mos一半工作在什么區(qū)。（凹凸的題目和面試）2畫pbulk 的nmos截面圖。（凹凸的題目和面試）2寫schematic note（？）， 越多越好。（凹凸的題目和面試）寄生效應(yīng)在ic設(shè)計中怎樣加以克服和利用。（未知）3太底層的MOS管物理特性感覺一般不大會作為筆試面試題，因為全是微電子物理，公式推導太羅索，除非面試出題的是個老學究。IC設(shè)計的話需要熟悉的軟件: Cadence, Synopsys, Avant，UNIX當然也要大概會操作。3unix命令cpr,rm,uname。（揚智電子筆試）bosee 20070715 11:39:51 IC設(shè)計面試筆試題目集合分類 單片機、MCU、計算機原理簡單描述一個單片機系統(tǒng)的主要組成模塊，并說明各模塊之間的數(shù)據(jù)流流向和控制流流向。簡述單片機應(yīng)用系統(tǒng)的設(shè)計原則。（仕蘭微面試題目）畫出8031與2716（2K*8ROM）的連線圖，要求采用三八譯碼器，,，基本地址范圍為3000H3FFFH。該2716有沒有重疊地址？根據(jù)是什么？若有，則寫出每片2716的重疊地址范圍。（仕蘭微面試題目）用8051設(shè)計一個帶一個8*16鍵盤加驅(qū)動八個數(shù)碼管（共陽）的原理圖。（仕蘭微面試題目）PCI總線的含義是什么？PCI總線的主要特點是什么？ （仕蘭微面試題目）中斷的概念？簡述中斷的過程。（仕蘭微面試題目）如單片機中斷幾個/類型，編中斷程序注意什么問題；（未知）要用一個開環(huán)脈沖調(diào)速系統(tǒng)來控制直流電動機的轉(zhuǎn)速，程序由8051完成。簡單原理如下：，占空比越大，轉(zhuǎn)速越快；而占空比由K7K0八個開關(guān)來設(shè)置，直接與P1口相連（開關(guān)撥到下方時為0，撥到上方時為1，組成一個八位二進制數(shù)N），要求占空比為N/256。（仕蘭微面試題目） 下面程序用計數(shù)法來實現(xiàn)這一功能，請將空余部分添完整。 MOV P1，0FFH LOOP1 ：MOV R4，0FFH  MOV R3，00H LOOP2 ：MOV A，P1  SUBB A，R3 JNZ SKP1  SKP1：MOV C，70H MOV ，C