學(xué)生實(shí)驗(yàn)報(bào)告書fpga實(shí)驗(yàn)報(bào)告改進(jìn)(編輯修改稿)
2025-04-19 07:05 本頁面
【文章內(nèi)容簡(jiǎn)介】 )。end uart_clock。7） 保存后。3 使用PACE進(jìn)行管腳分配1） 在工程的Sources窗口，則在Processes 窗口，擴(kuò)展User Constraints并雙擊“Assign Package Pins”打開PACE，在此過程中彈出詢問是否添加UCF文件到工程中對(duì)話框，單擊“yes”按鈕。用VHDL做實(shí)驗(yàn)時(shí)，如果PACE沒有自動(dòng)跳出，可把lab2復(fù)制到根目錄下再打開工程。注意：在PACE能啟動(dòng)之前必須先進(jìn)行綜合。2） 在PACE中瀏覽Design Object ListI/O Pins窗口，可看到所列的信號(hào)名稱和信號(hào)方向是Output還是Input。在Loc欄里每個(gè)信號(hào)對(duì)應(yīng)于FPGA的管腳，F(xiàn)PGA的管腳分配需查看光盤數(shù)據(jù)../。3） 保存后出現(xiàn)“Bus Delimiter”對(duì)話框。選擇“XST Default”，單擊“OK”按鈕。將Device Architecture窗口放大直到可以看清每個(gè)管腳。4）保存后出現(xiàn)“Bus Delimiter”對(duì)話框，如圖1所示，選擇“XSTDefault”，單擊“OK”按鈕。單擊菜單欄中的“File”→“Exit”，退出PACE；圖1 Bus Delimiter對(duì)話框5），然后雙擊Prosesses窗口中User Constraints目錄下的“EditConstraints(Text)”， 。4檢查 Pad 報(bào)告并打開超級(jí)終端1）單擊工程中的 Sources ，然后打開Processes窗口中的Implement Design目錄下的Place amp。 Route目錄，雙擊“Pad Report”。當(dāng)Place amp。 Route完成后，“Pad Report”在HDL編輯器中打開，可以看“Pad Report”來確定I/O信號(hào)管腳約束是否與分配的管腳相匹配。2）從開始菜單的“File”→所有程序→附件→通訊中單擊超級(jí)終端，輸入名字并單擊“OK”按鈕，選擇COM1作為端口連接，單擊“確定”按鈕后按照?qǐng)D2進(jìn)行設(shè)定，最后單擊“確定”完成設(shè)定。圖23）單擊超級(jí)終端菜單中屬性中的設(shè)置，單擊“ASCII碼設(shè)置”，選中“將換行符附加到傳入行末尾”并單擊“確定”按鈕。再次單擊“確定”按鈕退出屬性對(duì)話框。 5程序的下載并操作UART實(shí)時(shí)時(shí)鐘1）給板卡上電，打開SW11開關(guān)。2） ，然后雙擊Processes窗口中“Generate Programming File”來生成此工程的Bitstream文件并下載到芯片中去。3） 當(dāng)這個(gè)過程完成后，打開Generate Programming File目錄，雙擊“Configure Device (iMPACT)”，彈出“iMPACT”對(duì)話框后選擇“Configure Devices usingBoundaryScan (JTAG)”，然后單擊“Finish”按鈕。4） 等到彈出“Assign New Configuration File”對(duì)話框后，前兩個(gè)器件都選擇“bypass”按鈕，“Open”按鈕，然后再單擊“OK”按鈕后彈出一個(gè)警告信息，單擊“OK”按鈕所示。 5） 在iMPACT窗口右鍵單擊“xc2vp30”，選擇“Program”后彈出Programming Properties窗口，單擊“OK”按鈕，如果下載成功則出現(xiàn)“Program Succeeded”，6）在超級(jí)終端窗口則會(huì)看到KCPSM3提示符注意：這里超級(jí)終端是否顯示成功不僅與下載是否成功有關(guān)，而且還與電腦的連接有關(guān)。如果COM1不行的話，可以試一下COM2。7）在KCPSM3提示符后輸入“time”命令，則會(huì)以hh:mm:ss格式顯示當(dāng)前時(shí)鐘。8） 在命令提示符后輸入“alarm”命令，則以hh:mm:ss形式顯示當(dāng)前警告時(shí)間，此時(shí)alarm是關(guān)閉的。9） 輸入“alarm on”命令，則警告變成有效，然后輸入“alarm 00:00:30”設(shè)定警告時(shí)間為30 s，輸入“time00:00:00”設(shè)定時(shí)間后，會(huì)看到板卡上的LED1燈會(huì)在30 s警告后熄滅。當(dāng)你輸入“alarm off”命令后則關(guān)閉警告，LED1燈則再次亮起。 教師簽字__________實(shí)驗(yàn)課程名稱：__FPGA原理及應(yīng)用____ 實(shí)驗(yàn)項(xiàng)目名稱全局時(shí)序約束實(shí)驗(yàn)實(shí)驗(yàn)成績(jī)實(shí) 驗(yàn) 者覃朝光專業(yè)班級(jí)通信1103班組 別 2同 組 者實(shí)驗(yàn)日期2014年6月14日一、實(shí)驗(yàn)?zāi)康?）學(xué)習(xí)使用約束編輯器（Constraints Editor）設(shè)置全局時(shí)序約束。2） 通過分析映像后的靜態(tài)時(shí)序報(bào)實(shí)現(xiàn)。3）通過分析布局布線后靜態(tài)時(shí)序報(bào)告來確認(rèn)實(shí)際的設(shè)計(jì)效果。二、實(shí)驗(yàn)儀器 Pc機(jī)一臺(tái) 實(shí)驗(yàn)內(nèi)容 通過設(shè)置全局時(shí)序約束來提高系統(tǒng)時(shí)鐘頻率，用映像后的靜態(tài)時(shí)序報(bào) 和布線布局后的靜態(tài)時(shí)序報(bào)告來分析設(shè)計(jì)的性能。四．實(shí)驗(yàn)背景知識(shí)：1）約束編輯器簡(jiǎn)介 2）本實(shí)驗(yàn)中的PicoBlaze系統(tǒng)原理5． 實(shí)驗(yàn)準(zhǔn)備：1） of :盤根目錄下。 2）將USB下載電纜與計(jì)算機(jī)及XUPV2Pro板的J8連接好。 3）將RS232串口線一端與計(jì)算機(jī)連接好，另一端與板卡的J11相連接。4）啟動(dòng)計(jì)算機(jī)后，將XUPV2Pro板的電源開關(guān)SW11打開到“ON”上。觀察 XUPV2Pro板上的+, +, +，若有不亮的，請(qǐng)斷開電源，檢查電源。 6． 實(shí)驗(yàn)步驟：（1）編譯范本中的匯編1） 選擇“Start”→“Programs”→“Xilinx ISE ”→“Project Navigator”，進(jìn)入ISE的Project Navigator環(huán)境2）選擇“File”→“Open Project”，并指向如下目錄。 3）選擇“Start”→“Programs”→“Accessories”→“Command Prompt”，打開命令提示符，并使cd命令指向如下的匯編編譯器的目錄下，如圖1所示。 圖1在提示符后輸入kcpsm3 ，執(zhí)行結(jié)束后的結(jié)果如圖2所示。 圖2 4) 執(zhí)行完命令后，會(huì)看到在Assemble下生成了一些文件，其中包括VHDL()和Verilog ()，用于綜合和仿真。 5) ，然后雙擊Processes窗口中Synthesis XST目錄下
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1