[理學]開題報告模板(編輯修改稿)
2025-04-19 02:04 本頁面
【文章內容簡介】 確高，所以考慮用純硬件來實現。數字頻率計是數字電路中的一個典型應用，隨著CPLD/FPGA(復雜可編程邏輯器件/現場可編程門陣列)的廣泛應用，以EDA工具作為開發(fā)手段，運用Verilog HDL語言。將使整個系統(tǒng)大大簡化。提高整體的性能和可靠性。用基于Verilog HDL語言設計數字頻率計：數字頻率計是數字電路中的一個典型應用，隨著CPLD/FPGA(復雜可編程邏輯器件/現場可編程門陣列)的廣泛應用，以EDA工具作為開發(fā)手段，運用Verilog HDL語言。將使整個系統(tǒng)大大簡化。提高整體的性能和可靠性。用Verilog HDL語言在CPLD/FPGA器件上實現一種32 b數字頻率計測頻系統(tǒng)，能夠用LCD12864顯示被測信號的頻率，不僅能夠測量正弦波、方波和三角波等信號的頻率，而且還能對其他多種物理量進行測量。具有體積小、可靠性高、功耗低的特點?；诟咚俅蠦CD碼除法的數字頻率計：采用Verilog HDL編程設計實現的數字頻率計，除被測信號的整形部分、鍵輸入部分和LCD12864顯示部分以外，其余全部在一片FPGA芯片上實現，整個系統(tǒng)非常精簡，而且具有靈活的現場可更改性。在不更改硬件電路的基礎上，對系統(tǒng)進行各種改進還可以進一步提高系統(tǒng)的性能。該數字頻率計具有高速、精確、可靠、抗干擾性強和現場可編程等優(yōu)點。參考文獻[1] HDL與數字系統(tǒng)設計[M].北京:,2.[2] [M].北京:,1.[3] HDL數字設計教程[M].北京:,6.[4] [M].西安:.[5] [J].電子設計應用，2004, (12):7476.[6] [M].北京:,10.[
研究報告相關推薦
鄂ICP備17016276號-1