數(shù)字電子技術(shù)基礎(chǔ)期末復(fù)習(xí)題(編輯修改稿)
2024-11-25 09:56 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 ACBCBA ?? ，則 Y = 。 1 組合邏輯電路的特點(diǎn)是 _________、 ___________， 與組合邏輯電路相比，時(shí)序邏輯電路的輸出不僅僅取決于此刻的 ___ ____； 還與電路 有關(guān)。 三 、 化簡(jiǎn) 題 公式化簡(jiǎn)。 （ 1）Ｙ＝ A B C A B C B C B C A? ? ? ? （ 2） Y A BC A B C? ? ? ? 用卡諾圖法化簡(jiǎn)下列邏輯函數(shù) 。 （ 1） Y B C D B C A C D A B D? ? ? ? （ 2） ( 1 , 3 , 4 , 9 , 1 1 , 1 2 , 1 4 , 1 5 ) ( 5 , 6 , 7 , 1 3 )mdY ? ? ? ? 四、 設(shè)下列各觸發(fā)器初始狀態(tài)為 0，試畫(huà)出在 CP 作用下觸發(fā)器的輸出波形。 五、 用 74LS161 四位二進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)器。 P QA QB QC QD C T 74LS161 LD CP A B C D Cr rC 六 、 試分析如圖電路的邏輯功能 ， 設(shè)各觸發(fā)器的初始狀態(tài)為 0。 七 、 某培訓(xùn)班結(jié)業(yè)考試，有三名評(píng)判員，其中 A 為主評(píng)判員， B、 C 為副評(píng)判員，評(píng)判時(shí)，按照少數(shù)服從多數(shù)原則，但若主評(píng)判員認(rèn)為合格也可以通過(guò)。試用74LS138 和與非門(mén)實(shí)現(xiàn)此功能的邏輯電路。 要求： 列出其值表； 在下圖連接設(shè)計(jì)的邏輯電路。 復(fù)習(xí) 2 部分參考答案： 一、選擇題 1． B 2． B 3． A 4． A 5． D 6． C 7． D 8． B A B 二、填空題 10(22) 、 16(16) ； 2(11100) 、 16(1)C ； 8421(0 1010110) BCD。 與、或、非。 2N 。 10nnQ S RQRS? ??? 102 25 4 位、 8 根。 2N。 T 觸發(fā)器。 Y=A+B。 Y AB CD?? ( ) ( ) ( )Y A B B C A C D? ? ? ? ?； Ｙ ／ = ( ) ( ) ( )A B B C A C D? ? ? ? 1即刻輸入、即刻輸出；輸入信號(hào)、原來(lái)狀態(tài)。 三、化簡(jiǎn)題 公式法： （ 1） Y A C??； （ 2） 1Y? 卡諾圖法： （ 1） Y BC BD??； （ 2） Y B D?? 四、 五、 反饋置“ 0”法： 七 解：根據(jù)設(shè)計(jì)要求，設(shè)輸入變量為 A（主評(píng)判員）、 B、 C（副評(píng)判員） =1 時(shí)，認(rèn)為合格； A、 B、 C=0 時(shí)認(rèn)為不合格；輸出變量為 L=1 通過(guò)， L=0 不通過(guò)。 復(fù)習(xí) 3： 一、 判斷 題 TTL 或非門(mén)多余輸入端可以接高電平。（ ） 寄存器屬于組合邏輯電路。 （ ） 555 定時(shí)器可以構(gòu)成多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器。（ ） 石英晶體振蕩器的振蕩頻率取決于石英晶體的固有頻率。（ ） PLA 的與陣列和或陣列均可編程。（ ） 八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有 8 個(gè)。（ ） 關(guān)門(mén)電平 UOFF 是允許的最大輸入高電平。 （ ） 最常見(jiàn)的單片集成 DAC 屬于倒 T 型電阻網(wǎng)絡(luò) DAC。（ ） 在邏輯函數(shù)中，無(wú)關(guān)項(xiàng)是即可以作為 1 也可以作為 0 函數(shù)項(xiàng)。（ ） 半加器和的輸出端與輸入端的邏輯 關(guān)系是或非 。 （ ） 二、選擇題 離散的，不連續(xù)的信號(hào)，稱為 。 A）模擬信號(hào) B）數(shù)字信號(hào) C）
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1