【文章內(nèi)容簡(jiǎn)介】 0 0 1 0 1 0 216。 216。 0 0 0 1 0 1 1 216。 216。 1 0 0 T3 1 1 216。 216。 216。 216。 0 0 0 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 69 Q Q1的次態(tài)卡諾圖如下： 1 0 1 0 Q2 Q1 (b) Q1次態(tài)圖 1 0 1 0 Q2 Q1 (a) Q2次態(tài)圖 0 x1 ⊙ x2 0 1 0 x2 x2+x3x4 x1x2 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 70 電路圖如下： amp。 ≥1 D0 D1 D2 D3 A1 A0 Y 189。74153 1D C1 R 1 A0 A1 Y0 T0 1 Y1 T1 1 Y2 T2 1 Y3 T3 Y 1D C1 R = 0 1 D0 D1 D2 D3 A1 A0 Y 189。74153 189。74139 CLK CLR Q1 Q2 x2 x2 x1 x2 amp。 x4 x3 x2 x1 amp。 x2 x3 Z 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 71 進(jìn)行分解時(shí)，須遵循下列原則，才能得到一個(gè)系統(tǒng)化的、清晰易懂的、可靠性高、可維護(hù)性好的設(shè)計(jì)： （ 1）正確性和完備性原則 檢查指標(biāo)所要求的各項(xiàng)功能是否都實(shí)現(xiàn)了，且留有必要的余地，最后還要對(duì)設(shè)計(jì)進(jìn)行適當(dāng)?shù)膬?yōu)化。 每個(gè)子系統(tǒng)、部件或子部件應(yīng)設(shè)計(jì)成在功能上相對(duì)獨(dú)立的模塊，而且對(duì)某個(gè)模塊內(nèi)部進(jìn)行修改時(shí)不應(yīng)影響其他的模塊。 （ 2）模塊化、結(jié)構(gòu)化原則 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 72 （ 3）問(wèn)題不下放原則 在某一級(jí)的設(shè)計(jì)中如遇到問(wèn)題時(shí)，必須將其解決了才能進(jìn)行下一級(jí)的設(shè)計(jì)。 在底層遇到的問(wèn)題找不到解決辦法時(shí)，必須退回到它的上一級(jí)去甚至再上一級(jí)去，通過(guò)修改上一級(jí)的設(shè)計(jì)來(lái)減輕下一級(jí)設(shè)計(jì)的困難。 （ 4）高層主導(dǎo)原則 （ 5）直觀性、清晰性原則 不主張采用難以理解的訣竅和技巧，應(yīng)當(dāng)在設(shè)計(jì)中和文檔中直觀、清晰地反映出設(shè)計(jì)者的思路。 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 73 CPU CACHE SDRAM 北橋 芯片 AGP顯卡 CRT SCSI接口 聲卡 南橋 芯片 HDISK CDROM USB1 網(wǎng)卡 ISA/EISA總線 () BIOS RS232 并行接口 打印機(jī) 軟盤驅(qū)動(dòng)器接口 FDISK 鍵盤、鼠標(biāo)接口 鍵盤 鼠標(biāo) PCI總線 (33MHz) IDE接口 1 IDE接口 2 USB接口 100/66MHz 133/66MHz 100/66MHz Pentium 個(gè)人計(jì)算機(jī)系統(tǒng) 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 74 1 0 1 0 1 1 0 1 M Q A 0 0 0 0 0 1 1 0 1 1 0 1 0 0 1 0 1 0 1 1 0 1 0 0 1 0 1 0 1 1 0 0 0 0 0 Q + + 0 0 1 0 1 0 1 1 0 0 0 0 1 0 1 0 1 1 右移一位 右移一位 相加結(jié)果 相加結(jié)果 0 1 1 0 0 1 0 1 1 1 0 1 0 + 0 0 1 1 0 0 1 0 1 右移一位 相加結(jié)果 1 0 0 0 0 0 1 0 1 1 0 1 0 + 0 1 0 0 0 0 0 1 0 右移一位 相加結(jié)果 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 75 M 1 0 0 1 1 1 1 0 運(yùn)算過(guò)程 算式說(shuō)明 1 0 1 0 被乘數(shù) 1 1 0 1 乘數(shù) 0 0 0 0 0 0 0 0 累加器初始內(nèi)容 + 1 0 1 0 第一部分積 0 0 0 0 1 0 1 0 第一部分和 + 0 0 0 0 第二部分積 0 0 0 0 1 0 1 0 第二部分和 + 1 0 1 0 第三部分積 0 0 1 1 0 0 1 0 第三部分和 + 1 0 1 0 第四部分積 1 0 0 0 0 0 1 0 乘積 =第四部分和 Q A 1 0 0 1 0 0 0 0 0 0 0 1 0 0 1 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 76 E：觸發(fā)器輸出16S到指示信號(hào)； ASYE：組合輸出15S到指示信號(hào)，與 E相差一個(gè)時(shí)鐘周期。 F：觸發(fā)器輸出 4S到指示信號(hào)； ASYF：組合輸出3S到指示信號(hào)，與 F相差一個(gè)時(shí)鐘周期。 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 77 A S Y EECTA S Y EECTE nnn ????????? 201nEA S Y ECTT ????? ）（20A S Y FFTA S Y FFTF nnn ??????? 311nFA S Y FTT ???? ）（312022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 78 周端 張慧娟 顧新 編著，數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)，西安電子科技大學(xué)出版社， 。 參考教材 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 79 輸出接口 數(shù)據(jù) 處理器 輸入接口 輸入接口 控制器 輸出接口 外部輸入控制信號(hào) 時(shí)鐘 輸入信號(hào) 狀態(tài)信號(hào) 控制信號(hào) 數(shù)字邏輯子系統(tǒng) 輸出信號(hào) 外部輸出控制信號(hào) 圖 數(shù)字系統(tǒng)的一般模型 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 80 ),(1 ?CQXFQ nn ??? 圖 數(shù)據(jù)處理器模型 組合邏輯網(wǎng)絡(luò) Qm Q1 ?m ?1 … … 輸入信號(hào) 輸出信號(hào) … S 控制網(wǎng)絡(luò) … ?m ?1 C X Z ),( CQXGZ n?),( nQXRS ?2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 81 表 數(shù)據(jù)處理器明細(xì)表 A←0,B←0 CLAB 輸出 Z=A B←B+X ADDB X0 S2 A←A+X ADDA X0 S1 無(wú)操作 NOP 定 義 狀態(tài)變量 操 作 控制信號(hào) 狀 態(tài) 變 量 表 操 作 表 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 82 組合邏輯網(wǎng)絡(luò) 外部輸入控制信號(hào) 外部輸出控制信號(hào) S (Q)狀態(tài)寄存器 C 現(xiàn)態(tài) 激勵(lì)信號(hào) 圖 控制器模型 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 83 CP 異步輸入 a 異步輸入 b 同步化后的輸入 A 同步化后的輸入 B 當(dāng)前系統(tǒng)時(shí)鐘有效沿 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 84 圖 PB﹡ CP Q1 Q2 PB (b) 波形圖 1D C1 1 Q Q PB PB﹡ 1D C1 2 Q Q CP (a) 電路 amp。 寄存 一個(gè)時(shí)鐘周期 延遲 同步 時(shí)鐘 異步 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 85 一種同步化電路 amp。 PB PB﹡ 1D C1 Q Q CP amp。 1 同步 時(shí)鐘 異步 寄存 脈寬小于時(shí)鐘周期 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 86 系統(tǒng) 輸 出 輸 入 … … （ a）一般方框圖 控制器 C 數(shù)據(jù)采集 輸入 數(shù)據(jù)處理 C 輸出 數(shù)據(jù)顯示 數(shù)據(jù)打印 （ b）系統(tǒng)分解圖 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 87 （ C）進(jìn)一步細(xì)化方案 控制器 C 數(shù)據(jù)采集 輸入 數(shù)據(jù)處理 C 輸出 數(shù)據(jù)顯示 數(shù)據(jù)打印 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 88 （ d）數(shù)據(jù)處理模塊的細(xì)化 輸入 /輸出接口 C M寄存器 A寄存器 ALU C C C 圖 一個(gè)智能儀表的方框圖 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 89 寄存器操作或輸出 符號(hào) 二進(jìn)制代碼 （ a）狀態(tài)框 （ b）實(shí)例 R ← 0 START 011 T3 圖 狀態(tài)框 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 90 條件 分支 分支 0 1 分支 分支 0 1 條件 圖 判斷框 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 91 X1 X2 0 11 T1 T2 T3 T4 10 （ a）真值表圖解分支表示 0 1 T1 X1 T2 T3 T4 X2 0 1 （ b）變量?jī)?yōu)先級(jí)分支表示 圖 判斷框 3個(gè)分支表示 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 92 圖 條件框舉例 START T1 T2 010 0 1 001 E R←0 圖 條件框 寄存器操作 或輸出 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 93 圖 ASM塊 A←A+1 T1 T2 010 0 1 001 E R←0 F T4 100 T3 011 0 1 001 100 011 010 00/ 01/ 1 / EF/ 圖 等效狀態(tài)圖 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 94 例 一個(gè)數(shù)字系統(tǒng)的數(shù)據(jù)處理器有 2個(gè)觸發(fā)器 E和 F及 1個(gè)二進(jìn)制計(jì)數(shù)器 A，計(jì)數(shù)器的各個(gè)位分別用A A A A1標(biāo)記， A4為最高位， A1為最低位。啟動(dòng)信號(hào) S使計(jì)數(shù)器 A和觸發(fā)器 F清“ 0”，從下一個(gè)時(shí)鐘脈沖開(kāi)始，計(jì)數(shù)器增 1，一直到系統(tǒng)停止工作為止。系統(tǒng)的操作序列由 A3和 A4之值決定，即： ① A3=0，觸發(fā)器 E清“ 0”，并繼續(xù)計(jì)數(shù)。 ② A3=1，觸發(fā)器 E置“ 1”，并檢驗(yàn) A4，若 A4=0， 繼續(xù)計(jì)數(shù)；若 A4=1，觸發(fā)器 F置“ 1”，系統(tǒng)停止計(jì)數(shù)。 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 95 圖 例 ASM圖 A←A+1 0 T0 初態(tài) S A3 1 T1 A4 0 A←0， F←0 E←1 E←0 E←1， F←1 0 1 1 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 96 表 ASM圖的操作序列 A4 A3 A2 A1 E F 條 件 狀 態(tài) 0 0 0 0 1 0 A3 =0 A4 =0 T1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 A3 =1 A4 =0 T1 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 1 1 0 1 0 0 0 1 0 A3 =0 A4 =1 T1 1 0 0 1 0 0 1 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 0 A3 =1 T1 1 1 0 1 1 1 A4 =1 T0 2022年 2月 17日星期四 第十二章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 97 圖 算法流程圖和 ASM圖的對(duì)應(yīng)關(guān)系 A←A+1， A←SR（ A） A←A+1 A←SR（ A） （ a） 算法流程圖 （ b）