rotel課程設(shè)計(jì)報(bào)告——實(shí)用門鈴系統(tǒng)(編輯修改稿)
2025-02-14 21:04 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 圖的時(shí)候，注意選擇合適的元器件及對(duì)應(yīng)的封裝，阻值大小，元器件的極性等。所繪制的電路原理圖如下圖41所示。圖41實(shí)用門鈴系統(tǒng)電路原理圖原理圖繪制完成后，對(duì)所繪制的原理圖進(jìn)行編譯。選擇“ProjectCompile PCB ”，點(diǎn)擊Messages查看編譯結(jié)果，對(duì)于出現(xiàn)的Error項(xiàng)，一定要查找其出現(xiàn)錯(cuò)誤的原因，并進(jìn)行改正，直至編譯不出現(xiàn)Error項(xiàng)。生成網(wǎng)絡(luò)報(bào)表：選擇“DesignNetlist For ProjectProtel”,，部分網(wǎng)絡(luò)表截圖如下圖42所示。[圖42實(shí)用門鈴系統(tǒng)部分網(wǎng)絡(luò)報(bào)表生成元器件清單表：選擇“ReportsBill of Materials”，生成元器件清單列表如圖43所示。圖43實(shí)用門鈴系統(tǒng)元器件清單報(bào)表原理圖繪制完成后，接下來(lái)就是生成PCB。生成PCB過程如下：在“”工程下新建一個(gè)“”文件，然后保存到相應(yīng)的路徑。根據(jù)要求，設(shè)置單面板，選擇“Design → Layer Stack Manager”，彈出管理版面，點(diǎn)擊面板左下的“Menu”，在彈出的菜單中選擇“Example layer statcks” → “Single layer”來(lái)實(shí)現(xiàn)。在禁止布線層繪制電氣邊界，此PCB板采用的大小為60mm40mm。繪制出的電氣邊界如圖44所示。圖44實(shí)用門鈴系統(tǒng)電氣邊界設(shè)置PCB的系統(tǒng)參數(shù)，電路參數(shù)等相關(guān)參數(shù)。導(dǎo)入網(wǎng)絡(luò)表：（1）檢查原理圖更新情況。 ①執(zhí)行 “Design → Update Schematic ”命令，系統(tǒng)將比較當(dāng)前PCB板上信息與原理圖的不同，得出需更新的報(bào)表。②彈出對(duì)話框，點(diǎn) yes ，出現(xiàn)不同比較對(duì)話框。③可以逐一檢查錯(cuò)誤，點(diǎn)“Explore Difference”，在彈出的對(duì)話框中雙擊某項(xiàng)，即可跳到對(duì)應(yīng)的原理圖位置上。 （2）完成檢查后導(dǎo)入網(wǎng)絡(luò)表。①執(zhí)行“ Import change ”，彈出的對(duì)話框中，列出了所有的改變。②點(diǎn)擊 Validate change，系統(tǒng)掃描所有的改變，看能否在PCB上執(zhí)行所有的改變。若正確，“Check”欄為綠色的“√”標(biāo)記；否則返回原理圖修改。③若都正確，點(diǎn)擊 Execute Change，執(zhí)行所有的改變。如果都正確，“Done”欄為綠色的“√”標(biāo)記。如圖45所示。圖45 元器件全部正確的工程網(wǎng)絡(luò)變化對(duì)話框 ④此時(shí)，所有元器件封裝及其電氣連接都導(dǎo)入了PCB中。如圖46所示。 圖46 加載網(wǎng)絡(luò)表和元器件封裝后的電路板圖對(duì)元器件進(jìn)行布局，布局后的效果如圖47所示。圖47 布局后的效果圖自動(dòng)布線：
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1