微機(jī)原理課程設(shè)計(jì)--基于pc機(jī)isa或pci總線的io卡設(shè)計(jì)(編輯修改稿)
2025-02-14 17:07 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 譯碼?！? BALE：允許地址鎖存，輸出線。這信號(hào)由總線控制器 ８２８８提供，作為 ＣＰＵ 地址的有效標(biāo)志 。當(dāng) ＢＡＬＥ為高電平時(shí) 將 ＳＡ０~ＳＡ１９ 接到系統(tǒng)總線。 其下降沿用來(lái)鎖存ＳＡ０~ＳＡ１９ IOR：Ｉ／Ｏ讀命令，輸出線 ，低電平有效。 用來(lái)把選中的 Ｉ／Ｏ 設(shè)備的數(shù)據(jù)讀到數(shù)據(jù)總線上 ，在 ＣＰＵ啟動(dòng)的周期通過(guò)地址線選擇Ｉ／Ｏ。在ＤＭＡ 周期，Ｉ／Ｏ 設(shè)備由 ＤＡＣＫ選擇 IOW：Ｉ／Ｏ寫命令，輸出線 ，低電平有效 ，用來(lái)把數(shù)據(jù)總線上的數(shù)據(jù)寫入被選中的 Ｉ／Ｏ 端口 SMEMR和SMEMW：存儲(chǔ)器讀／寫命令 ，低電平有效， 用于對(duì)ＳＡ０~ＳＡ１９ 這 ２０位地址尋址的 １ＭＢ 內(nèi)存的讀／寫操作 MEMR和MEMW：低電平有效 ，存儲(chǔ)器讀／寫命令， 用于對(duì) ２４ 位地址線全部存儲(chǔ)空間讀／寫操作 MEMCS16 和I/OCS16：它們是存儲(chǔ)器１６位片選信號(hào)和Ｉ／Ｏ１６位片選信號(hào) ，分別指明當(dāng)前數(shù)據(jù)傳送是１６ 位存儲(chǔ)器周期和１６ 位Ｉ／Ｏ周期 SBHE：總線高字節(jié)允許信號(hào)，該信號(hào)有效時(shí)表示數(shù)據(jù)總線上傳，送的是高位字節(jié)數(shù)據(jù) ＩＲＱ３~ＩＲＱ７ ,ＩＲＱ９ ,ＩＲＱ１０~ＩＲＱ１５用于作為來(lái)自外部設(shè)備的中斷請(qǐng)求輸入線 分別連在主片 ８２５９Ａ 和從片８２５９Ａ 中斷控制器的輸入端 。其中ＩＲＱ１３ 留給數(shù)據(jù)協(xié)處理器使用，不在總線上出現(xiàn)。這些中斷請(qǐng)求線都是邊沿（上跳邊） 觸發(fā)， 三態(tài)門驅(qū)動(dòng)器驅(qū)動(dòng)。 優(yōu)先級(jí)排隊(duì)是：ＩＲＱ０ 最高 ，依次為 ＩＲＱ１，ＩＲＱ８~ＩＲＱ１５，然后是 ＩＲＱ３~ＩＲＱ７ ?。模遥眩皛ＤＲＱ３和 ＤＲＱ５~ＤＲＱ７ 來(lái)自外部設(shè)備的 ＤＭＡ 請(qǐng)求輸入線 高電平有效，分別連在主片 ８２３７Ａ 和從片 ８２３７Ａ。ＤＭＡ控制器輸入端 ＤＲＱ０優(yōu)先級(jí)最高， ＤＲＱ７ 最低， ＤＲＱ４ 用于級(jí)聯(lián)， 在總線上不出現(xiàn) DACK0 ~ DACK3和DACK5 ~ DACK7：ＤＭＡ 回答信號(hào)， 低電平有效。有效時(shí)表示 ＤＭＡ 請(qǐng)求，被接受 ＤＭＡ控制器占用總線 ，進(jìn)入 ＤＭＡ 周期 Ｔ／Ｃ ：ＤＭＡ 終末／記數(shù)結(jié)束 輸出線 該信號(hào)是一個(gè)正脈沖表明ＤＭＡ 傳送的數(shù)據(jù)已達(dá)到其程序預(yù)置的字節(jié)數(shù) ，用來(lái)結(jié)束一次ＤＭＡ 數(shù)據(jù)塊傳送 MASTER：輸出信號(hào)，低電平有效 ，它由要求占用總線的有主控能力的外設(shè)卡驅(qū)動(dòng) ，并與 ＤＲＱ 一起使用 ，外設(shè)的 ＤＲＱ得到確認(rèn) ＤＡＣＫ有效 后 才使 ＭＡＳＴＥＲ 有效 ，從此該設(shè)備保持對(duì)總線的控制直到MASTER 無(wú)效 RESER DRV: 系統(tǒng)復(fù)位信號(hào)， 輸出線， 高電平有效 ，此信號(hào)在系統(tǒng)電源接通時(shí)為高電平，當(dāng)所有電平都達(dá)到規(guī)定以后變低，即上電復(fù)位時(shí)有效， 用它來(lái)復(fù)位和初始化接口和 Ｉ／Ｏ 設(shè)備 IOCHCHK：Ｉ／Ｏ通道檢查 ，輸出線 ，低電平有效 ，當(dāng)它變?yōu)榈碗娖綍r(shí)， 表明接口插件的 Ｉ／Ｏ 通道出現(xiàn)了錯(cuò)誤 ，它將產(chǎn)生一次不可屏蔽中斷 Ｉ／Ｏ?。茫龋模遥?：Ｉ／Ｏ 通道就緒 ，輸入線 ，高電平表示就緒。 該信號(hào)線可供低速 Ｉ／Ｏ設(shè)備或存儲(chǔ)器請(qǐng)求延長(zhǎng)總線周期之用。當(dāng)?shù)退僭O(shè)備在被選中， 且收到讀或?qū)懨顣r(shí)將此線電平拉低 ，表示未就緒 以便在總線周期中加入等待狀態(tài)。ＴＷ但最多不能超過(guò) １０ 個(gè)時(shí)鐘周期 REFRESH：刷新信號(hào)為了防止在內(nèi)存刷新周期內(nèi)產(chǎn)生不必要的中斷。ＩＳＡ 提供該刷新信號(hào) 防止中斷發(fā)生 KEY：鑰匙位 ENDXFR：零等待狀態(tài)信號(hào)，輸入線， 該信號(hào)為高電平時(shí) ，無(wú)需插入等待周期 SYSCLK：系統(tǒng)時(shí)鐘 OSC： 主振信號(hào)輸出 除了以上信號(hào)外， 還有電源正負(fù) １２Ｖ 正負(fù) ５Ｖ ，地線 ＧＮＤ等。 我們知道IEEEP996是PC和PC/AT工業(yè)總線規(guī)范，很明顯PC104實(shí)質(zhì)上就是一種緊湊型的IEEEP996，其信號(hào)定義與PC/AT相同，但電氣和機(jī)械規(guī)范卻完全不同: a. 自堆棧總線，省掉了昂貴的底板 ，提高了可靠性 ，降低了功耗和電路的驅(qū)動(dòng)要求 至于16位的PC/104總線比ISA的信號(hào)線多6根(104amp。98),都是地線.3 PCI接口芯片的選擇PCI接口電路至少實(shí)現(xiàn)如下功能： (1) 高速的地址產(chǎn)生單元；(2) 地址譯碼及命令譯碼單元；(3) 標(biāo)準(zhǔn)配置寄存器(64個(gè)字節(jié))、PCI總線邏輯接口單元、用戶設(shè)備邏輯接口、數(shù)據(jù)緩沖區(qū)等。 74LS138譯碼器譯碼是編碼的逆過(guò)程，譯碼是編碼的逆過(guò)程，它的功能是將具有特定含義的二進(jìn)制碼進(jìn)行辨別，并轉(zhuǎn)換成控制信號(hào)，具有譯碼功能的邏輯電路稱為譯碼器。三八譯碼器屬于二進(jìn)制譯碼器,即它具有N個(gè)輸入端， 2n個(gè)輸出端和一個(gè)使能輸入端。在使能輸入端為有效電平時(shí)，對(duì)應(yīng)每一組輸入代碼，能輸入端為有效電平時(shí)，對(duì)應(yīng)每一組輸入代碼，只有其中一個(gè)輸出端為有效電平，只有其中一個(gè)輸出端為有效電平，其余輸出端則為非有效電平。地址譯碼器用于對(duì)存儲(chǔ)器和I/O口地址譯碼，產(chǎn)生片選信號(hào)。常用的地址譯碼器有74LS138，其引腳如下圖，功能表見下表。74LS138譯碼器是譯碼電路中最常用的，在本設(shè)計(jì)中我選用兩片74LS138譯碼器產(chǎn)芯片的片選信號(hào)，如果選
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1