【文章內(nèi)容簡介】 看到在數(shù)碼管1上顯示的數(shù)字為“5”。再將顯示的數(shù)字“5”延時5~10ms，以造成視覺暫留效果；。用同樣的方法將其余3個數(shù)字“678”送數(shù)碼管2，3，4顯示，于是最后則可以在4位LED顯示器上看到“5678”四個數(shù)字。為了使顯示效果更加穩(wěn)定，可以使每個數(shù)碼管顯示的數(shù)字不斷的重復，但其中重復頻率達到了一定的程度的時候，加之人眼睛本身的視覺暫留效果的作用，便可以看到相當穩(wěn)定的“5678”四個數(shù)字。 TLC1543AD轉(zhuǎn)換芯片TLC1543美國TI司生產(chǎn)的多通道、低價格的模數(shù)轉(zhuǎn)換器。采用串行通信接口，具有輸入通道多、性價比高、易于和單片機接口的特點，可廣泛應用于各種數(shù)據(jù)采集系統(tǒng) 。 TLC1543為20腳DIP裝的CMOS[5]。10位開關電容逐次A/D逼近模數(shù)轉(zhuǎn)換器，引腳排列下圖所示。其中A0～A10（1～9 、112腳）為11 個模擬輸入端，REF+（14腳，通常為VCC）和REF（13腳，通常為地）為基準電壓正負端，CS（15腳）為片選端，在CS端的一個下降沿變化將復位內(nèi)部計數(shù)器并控制和使能ADDRESS、I/O CLOCK （18腳）和DATA OUT（16腳）。ADDRESS（17腳）為串行數(shù)據(jù)輸入端，是一個1的串行地址用來選擇下一個即將被轉(zhuǎn)換的模擬輸入或測試電壓。DATA OUT 為A/D換結束3態(tài)串行輸出端，它與微處理器或外圍的串行口通信，可對數(shù)據(jù)長度和格式靈活編程。I/O CLOCK數(shù)據(jù)輸入/輸出提供同步時鐘，系統(tǒng)時鐘由片內(nèi)產(chǎn)生。芯片內(nèi)部有一個14通道多路選擇器，可選擇11個模擬輸入通道或3個內(nèi)部自測電壓中的任意一個進行測試。片內(nèi)設有采樣保持電路，在轉(zhuǎn)換結束時，EOC（19腳）輸出端變高表明轉(zhuǎn)換完成。內(nèi)部轉(zhuǎn)換器具有高速（10181。S轉(zhuǎn)換時間），高精度（10分辨率，最大177。1LSB不可調(diào)整誤差）和低噪聲的特點。 1543引腳排列 TLC1543芯片的工作時序TLC1543工作時序如圖2示，其工作過程分為兩個周期：訪問周期和采樣周期。工作狀態(tài)由CS使能或禁止，工作時CS必須置低電平。CS為高電平時，I/O CLOCK、ADDRESS被禁止，同時DATA OUT為高阻狀態(tài)。當CPU使CS變低時，TLC1543開始數(shù)據(jù)轉(zhuǎn)換，I/O CLOCK、ADDRESS使能，DATA OUT脫離高阻狀態(tài)。隨后，CPU向ADDRESS提供4位通道地址，控制14個模擬通道選擇器從11個外部模擬輸入和3個內(nèi)部自測電壓中選通1 路送到采樣保持電路。同時，I/O CLOCK輸入時鐘時序，CPU從DATA OUT 端接收前一次A/D轉(zhuǎn)換結果。I/O CLOCK從CPU 接收10時鐘長度的時鐘序列。前4個時鐘用4位地址從ADDRESS端裝載地址寄存器，選擇所需的模擬通道，后6個時鐘對模擬輸入的采樣提供控制時序。模擬輸入的采樣起始于第4個I/O CLOCK下降沿，而采樣一直持續(xù)6個I/O CLOCK周期，并一直保持到第10個I/O CLOCK下降沿。轉(zhuǎn)換過程中，CS的下降沿使DATA OUT引腳脫離高阻狀態(tài)并起動一次I/O CLOCK工作過程。CS上升沿終止這個過程并在規(guī)定的延遲時間內(nèi)使DATA OUT引腳返回到高阻狀態(tài)，經(jīng)過兩個系統(tǒng)時鐘周期后禁止I/O CLOCK和ADDRESS端。1543工作時序 TLC1543的軟硬設計要點TLC1543三個控制輸入端CS、I/O CLOCK、ADDRESS和一個數(shù)據(jù)輸出端DATA OUT遵循串行外設接口SPI協(xié)議，要求微處理器具有SPI口。但大多數(shù)單片機均未內(nèi)置SPI口（如目前國內(nèi)廣泛采用的MCS51和PIC列單片機），需通過軟件模擬SPI協(xié)議以便和TLC1543接口。TLC 1543芯片的三個輸入端和一個輸出端與51 系列單片機的I/O口可直接連接。軟件設計中，應注意區(qū)分TLC1543的11個模擬輸入通道和3個內(nèi)部測試電壓地址（后3個地址只用來測試你寫的地址是不是正確的，真正使用時不用后三個地址）。附表為模擬通道和內(nèi)部電壓測試地址。程序軟件編寫應注意TLC1543通道地址必須為寫入字節(jié)的高四位，而CPU讀入的數(shù)據(jù)是芯片上次A/D轉(zhuǎn)換完成的數(shù)據(jù)。在本文后附的程序中對此有詳細的說明。表33 TCL1543模擬量輸入地址表模擬通道輸入選著輸入寄存器地址A00000A10001A20010A30011A40100A50101A60110A70111A81000A91001A101010內(nèi)部測試電壓選擇輸入地址輸出結果（16進制）(Vref+ + vref)/21011200Vref+1100000Vref11013fff注：Vref+是加到REF+ 端的電壓，Vref 是加到REF 端得電壓 TLC1543芯片的應用TLC1543與89C51接口程序，TLC1543與89C51接口程序應完全依照TLC1543的工作時序編寫，主要由CONVETER 子程序組成。由于轉(zhuǎn)換完成的數(shù)據(jù)為10位，軟件編寫時將數(shù)據(jù)的高位字節(jié)存放在2EH單元中，低位字節(jié)存放在2FH單元中。其中RR3寄存器分別存放TLC1543的通道地址和數(shù)量；RR2寄存器存放A/D轉(zhuǎn)換結果。 TIP41芯片 電流 集電極截止（最大）：700amp。micro。A 　　最大集電流基極直流電壓： 最大值120V 　　發(fā)射極直流電壓： 最大值100V 　　基極直流電壓： 最大值5V 　　最高有效結溫：最大值150攝氏度 　　封裝形式： 直插封裝 TO220 　　管腳：B、C、E（正面看） 　　極限工作電壓： 100V 最大電流允許值： 6A 最大耗散率： 65W 　　1放大倍數(shù)： 65 　　1功率 最大：2W 　　1頻率 轉(zhuǎn)換：3MHz　　1在某 Ic、Vce 時的最小直流電流增益 (hFE)：15 @ 3A, 4V 　　1主要用途： 適用于電子開關線路 　　1性質(zhì)：低頻或音頻放大 （LF），功率放大 （L） DAC0832轉(zhuǎn)換芯片DAC0832是采樣頻率為八位的D/A轉(zhuǎn)換芯片，集成電路內(nèi)有兩級輸入寄存器，使DAC0832芯片具備雙緩沖、單緩沖和直通三種輸入方式，以便適于各種電路的需要(如要求多路D/A異步輸入、同步轉(zhuǎn)換等)。所以這個芯片的應用很廣泛,關于DAC0832應用的一些重要資料見下圖： 圖 DAC0832內(nèi)部結構圖D/A轉(zhuǎn)換結果采用電流形式輸出。若需要相應的模擬電壓信號，可通過一個高輸入阻抗的線性運算放大器實現(xiàn)。運放的反饋電阻可通過RFB端引用片內(nèi)固有電阻，也可外接。DAC0832邏輯輸入滿足TTL電平，可直接與TTL電路或微機電路連接。 DAC0832引腳功能說明DAC0832是采用CMOS工藝制成的單片直流輸出型8位數(shù)/模轉(zhuǎn)換器。如圖482所示，它由倒T型R2R電阻網(wǎng)絡、模擬開關、運算放大器和參考電壓VREF四大部分組成。運算放大器輸出的模擬量U0為： 圖 DAC0832工作原理圖由上式可見，輸出的模擬量 與輸入的數(shù)字量 成正比，這就實現(xiàn)了從數(shù)字量到模擬量的轉(zhuǎn)換。一個8位D/A轉(zhuǎn)換器有8個輸入端（其中每個輸入端是8位二進制數(shù)的一位），有一個模擬輸出端。輸入可有28=256個不同的二進制組態(tài)，輸出為256個電壓之一，即輸出電壓不是整個電壓范圍內(nèi)任意值，而只能是256個可能值。圖483是DAC0832的引腳排列圖。圖 DAC0832的引腳排列圖 D0~D7：數(shù)字信號輸入端。ILE：輸入寄存器允許，高電平有效。CS：片選信號，低電平有效。WR1：寫信號1，低電平有效。XFER：傳送控制信號，低電平有效。WR2：寫信號2，低電平有效。IOUTIOUT2：DAC電流輸出端。Rfb：是集成在片內(nèi)的外接運放的反饋電阻。 Vref：基準電壓（10~10V）。Vcc：是源電壓（+5~+15V）。AGND：模擬地 NGND：數(shù)字地，可與AGND接在一起使用。IN0~IN7：8路模擬信號輸入端。EOC：轉(zhuǎn)換結束輸出信號（轉(zhuǎn)換接受標志），高電平有效。OE：輸入允許信號，高電平有效。CLOCK(CP)：時鐘信號輸入端，外接時鐘頻率一般為640kHz。 Vcc：+5V單電源供電。 、 Vref(+),Vref()：基準電壓的正極、負極。一般Vref(+)接+5V電源，Vref()接地。AAA0 ：地址輸入端。ALE地址鎖存允許輸入信號，在此腳施加正脈沖，上升沿有效，此時鎖存地址碼，從而選通相應的模擬信號通道。START：啟動信號輸入端，應在此腳施加正脈沖，當上升沿到達時，內(nèi)部逐次逼近寄存器復位，在下降沿到達后，開始A/D轉(zhuǎn)換過程。D7~D0：數(shù)字信號輸出端。 由AAA0三地址輸入端選通8路模擬信號中的任何一路進行A/D轉(zhuǎn)換。DAC0832輸出的是電流，一般要求輸出是電壓，所以還必須經(jīng)過一個外接的運算放大器轉(zhuǎn)換成電壓。 D/A轉(zhuǎn)換原理數(shù)字量的值是由每一位的數(shù)字權疊加而得的。D/A轉(zhuǎn)換器品種繁多，有權電阻DAC、變形權電阻DAC、T型電阻DAC、電容型DAC和權電流DAC等。為了掌握數(shù)/模轉(zhuǎn)換原理，必須先了解運算放大器和電阻譯碼網(wǎng)絡的工作原理和特點。1. 運算放大器運算放大器有三個特點：⑴開環(huán)放大倍數(shù)非常高，一般為幾千，甚至可高達10萬。在正常情況下，運算放大器所需要的輸入電壓非常小。⑵輸入阻抗非常大。運算放大器工作時，輸入端相當于一個很小的電壓加在一個很大的輸入阻抗上，所需要的輸入電流也極小。⑶輸出阻抗很小，所以，它的驅(qū)動能力非常大。利用運算放大器各輸入電流相加的原理，、由電阻網(wǎng)絡和運算放大器組成的、最簡單的4位D/A轉(zhuǎn)換器。圖中，V0是一個有足夠精度的標準電源。運算放大器輸入端的各支路對應待轉(zhuǎn)換資料的D0，D1，…，Dn1位。各輸入支路中的開關由對應的數(shù)字元值控制，如果數(shù)字元為1，則對應的開關閉合；如果數(shù)字為0，則對應的開關斷開。各輸入支路中的電阻分別為R，2R，4R，…這些電阻稱為權電阻。假設，輸入端有4條支路。4條支路的開關從全部斷開到全部閉合，運算放大器可以得到16種不同的電流輸入。這就是說，通過電阻網(wǎng)絡，可以把0000B~1111B轉(zhuǎn)換成大小不等的電流，從而可以在運算放大器的輸出端得到相應大小不同的電壓。如果數(shù)字0000B每次增1，一直變化到1111B，那么，在輸出端就可得到一個0~V0電壓幅度的階梯波形。從下圖可以看出，在D/A轉(zhuǎn)換中采用獨立的權電阻網(wǎng)絡，對于一個8位二進制數(shù)的D/A轉(zhuǎn)換器，就需要R，2R，4R，…，128R共8個不等的電阻，最大電阻阻值是最小電阻阻值的128倍，而且對這些電阻的精度要求比較高。如果這樣的話，從工藝上實現(xiàn)起來是很困難的。所以，n個如此獨立輸入支路的方案是不實用的。圖 T網(wǎng)絡D/A轉(zhuǎn)換圖在DAC電路結構中，最簡單而實用的是采用T型電阻網(wǎng)絡來代替單一的權電阻網(wǎng)絡，整個電阻網(wǎng)絡只需要R和2R兩種電阻。在集成電路中，由于所有的組件都做在同一芯片上，電阻的特性可以做得很相近，而且精度與誤差問題也可以得到解決。下圖是采用T型電阻網(wǎng)絡的4位D/A轉(zhuǎn)換器。4位元待轉(zhuǎn)換資料分別控制4條支路中開關的倒向。在每一條支路中，如果（資料為0）開頭倒向左邊，支路中的電阻就接到地；如果（資料為1）開關倒向右邊，電阻就接到虛地。所以，不管開關倒向哪一邊，都可以認為是接“地”。不過，只有開關倒向右邊時，才能給運算放大器輸入端提供電流。T型電阻網(wǎng)絡中，節(jié)點A的左邊為兩個2R的電阻并聯(lián)，它們的等效電阻為R，節(jié)點B的左邊也是兩個2R的電阻并聯(lián)，它們的等效電阻也是R，…，依次類推，最后在D點等效于一個數(shù)值為R的電阻接在參考電壓VREF上。這樣，就很容易算出，C點、B點、A點的電位分別為VREF/2，VREF/4，VREF/8。圖 T型網(wǎng)絡電阻D/A轉(zhuǎn)換器在清楚了電阻網(wǎng)絡的特點和各節(jié)點的電壓之后，再來分析一下各支路的電流值。開關S3，S2，S1，S0分別代表對應的1位二進制數(shù)。任一資料位Di=1，表示開關Si倒向右邊；Di=0，表示開關Si倒向左邊，接虛地，無電流。當右邊第一條支路的開關S3倒向右邊時，運算放大器得到的輸入電流為VREF/（2R），同理，開關S2，S1，S0倒向右邊時，輸入電流分別為VREF/（4R），VREF/（8R），VREF/（16R）。如果一個二進制數(shù)據(jù)為1111，運算放大器的輸入電流I=VREF/（2R）VREF/（4R）VREF/（8R）VREF/（16R）=VREF/（2R）（20+21+22+23）=VREF/（24R）（23+22+21+20）相應的輸出電壓V0=IR0=VREFR0（24R）（23+22+21+20）將資料推廣到n位，輸出模擬量與輸入數(shù)字量之間關系的一般表達式為：V0=VREFR0/（2nR）（Dn12n1+Dn2 2n2+…+D121+D020） (Di=1或0)上式表明，輸出電壓V0除了和待轉(zhuǎn)換的二進制數(shù)成比例外，還和網(wǎng)絡電阻R、運算放大器反饋電阻R0、標準參考電壓VREF有關。 D/A轉(zhuǎn)換器性能參數(shù)在實現(xiàn)D/A轉(zhuǎn)換時，主要涉及下面幾個性能參數(shù)。⑴分辨率。分辨率是指最小輸出電壓（對應于輸入數(shù)字量最低位增1所引起的輸出電壓增量）和最大輸出電壓（對應于輸入數(shù)字量所有有效位全為1時的輸出電壓）之比， 例如，4位DAC的分辨率為1/(241)=1/15=%（分辨率也常用百分比來表示）。8位DAC的分辨率為1/255=%。顯然，位數(shù)越多，分辨率越高。⑵轉(zhuǎn)換精度。如果不考慮D/A轉(zhuǎn)換的誤差，DAC轉(zhuǎn)換精度就是分辨率的大小，因此，要獲得高精度的D/A轉(zhuǎn)換結果，首先要選擇有足夠高分辨率的DAC。D/A轉(zhuǎn)換精度分為絕對和相對轉(zhuǎn)換精度，一般是用誤差大小表示。DAC的轉(zhuǎn)換誤差包括零點誤差、漂移誤差、增益誤差、噪聲和線性誤差、微分線性誤差等綜合誤差。