基于單片機(jī)的拉幕式數(shù)碼顯示技術(shù)--課程設(shè)計(jì)(編輯修改稿)
2025-02-14 15:12 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 表1端口引腳第二功能MOSI（用于ISP編輯）MISO（用于ISP編輯）SCK（用于ISP編輯）P2口：P2是一個(gè)帶內(nèi)部上拉電阻的8位雙向I/O口，P2的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流）4個(gè)TTL邏輯門(mén)電路。對(duì)端口寫(xiě)“1”，通過(guò)內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口。作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流。 在訪(fǎng)問(wèn)外部程序存儲(chǔ)器或16位地址的外部數(shù)據(jù)儲(chǔ)存器（例如執(zhí)行MOVX @DPTR指令）時(shí)，P2口送出高8位地址數(shù)據(jù)。在訪(fǎng)問(wèn)8位地址的外部數(shù)據(jù)儲(chǔ)存器（如執(zhí)行MOVX @Ri指令）時(shí)，P2口線(xiàn)上的內(nèi)容（也即特殊功能寄存器（SFR）區(qū)中P2寄存器的內(nèi)容），在整個(gè)訪(fǎng)問(wèn)期間不改變。Flash編程或校驗(yàn)時(shí)，P2亦接收高位地址和其它控制信號(hào)。P3口：P3口是一組帶有內(nèi)部上拉電阻的8位雙向I/O口。P3口輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流）4個(gè)TTL邏輯門(mén)電路。對(duì)P3口寫(xiě)如“1”時(shí)，他們被內(nèi)部上拉電阻高并可作為輸入端口。作輸入端時(shí)，被外部拉低的P3口將用上拉電阻輸出電流。 P3口除了作為一般的I/O口線(xiàn)外，更重要的用途是他的第二功能： P3口還接收一些用于Flash閃速儲(chǔ)存器編譯和程序校驗(yàn)的控制信號(hào)。表2端口引腳第二功能RXD（串行輸入口）TXD（串行輸出口）（外中斷0）（外中斷1）T0（定時(shí)/計(jì)數(shù)器0）T1（定時(shí)/計(jì)數(shù)器1）（外部數(shù)據(jù)儲(chǔ)存器寫(xiě)選通）（外部數(shù)據(jù)儲(chǔ)存器讀選通）RST：復(fù)位輸入。當(dāng)振蕩器工作時(shí)，RST引腳出現(xiàn)兩個(gè)機(jī)器周期以上高電平將使單片機(jī)復(fù)位。WDT溢出將使該引腳輸出高電平，設(shè)置SFR AUXR 的DISRTO位（地址8EH）可打開(kāi)或關(guān)閉該功能。DISRTO位缺省為RESET輸出高電平打開(kāi)狀態(tài)。ALE/ ：當(dāng)訪(fǎng)問(wèn)外部程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器時(shí)，ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低8位字節(jié)。即使不訪(fǎng)問(wèn)外部存儲(chǔ)器，ALE仍以時(shí)鐘振蕩頻率的1/6輸出固定的正脈沖信號(hào)，因此他可對(duì)外輸出時(shí)鐘或用于定時(shí)目的。要注意的是：每當(dāng)訪(fǎng)問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)將跳過(guò)一個(gè)ALE的脈沖。 對(duì)Flash存儲(chǔ)器編程期間，該引腳還用于輸入編程脈沖（） 如有必要，可通過(guò)對(duì)特殊功能寄存器（SFR）區(qū)中的8EH單元的D0位置位，可禁止ALE操作。該位置位后，只有一條MOVX和MOVC指令A(yù)LE才會(huì)被激活。此外，該引腳會(huì)被弱拉高，單片機(jī)執(zhí)行外部程序時(shí)，應(yīng)設(shè)置ALE無(wú)效。：程序儲(chǔ)存器允許（）輸出是外部程序儲(chǔ)存器的選通信號(hào)，當(dāng)AT89S51由外部程序存儲(chǔ)器取指令（或數(shù)據(jù)）時(shí)，每個(gè)機(jī)器周期兩次有效，即輸出兩個(gè)脈沖。當(dāng)訪(fǎng)問(wèn)外部數(shù)據(jù)存儲(chǔ)器，沒(méi)有兩次有效的信號(hào)。EA/VPP：外部訪(fǎng)問(wèn)允許，欲使CPU僅訪(fǎng)問(wèn)外部程序存儲(chǔ)器（地址為0000HFFFFH），EA端必須保持低電平（接地）。需注意的是：如果加密位LB1被編程，復(fù)位時(shí)內(nèi)部會(huì)鎖存EA端狀態(tài)如EA端為高電平（接VCC端），CPU則執(zhí)行內(nèi)部程序存儲(chǔ)器中的指令。Flash存儲(chǔ)器編程時(shí)，該引腳加上+12V的編程電壓VppXTAL1：振蕩器反相放大器及內(nèi)部時(shí)鐘發(fā)生器的輸入端XTAL2：振蕩器反相放大器的輸出端 74LS138概述74LS138 為3 線(xiàn)－8 線(xiàn)譯碼器，共有 54/74S138和 54/74LS138 兩種線(xiàn)路結(jié)構(gòu)型式，其工作原理如下：當(dāng)一個(gè)選通端（G1）為高電平，另兩個(gè)選通端（/(G2A)和/(G2B)）為低電平時(shí)，可將地址端（A、B、C）的二進(jìn)制編碼在一個(gè)對(duì)應(yīng)的輸出端以低電平譯出。
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號(hào)-1