eda課程設計--1616字符發(fā)生器(編輯修改稿)
2025-02-14 12:06 本頁面
【文章內(nèi)容簡介】 process(clk,din,reset)—敏感信號 VARIABLE Q1:STD_LOGIC_VECTOR(4 DOWNTO 0)。標準邏輯變量 BEGIN IF CLK39。EVENT AND CLK=39。139。THEN IF RESET=39。039。OR(Q1=11111)THEN Q1:=00000。 ELSE Q1:=Q1+1。 END IF。 END IF。 CASE Q1(0)IS WHEN 39。039。= LOUT=din。 HOUT=(others=39。039。)。 WHEN 39。139。= HOUT=din。 LOUT=(others=39。039。)。 WHEN OTHERS= null。 END CASE。 ad=Q1。 END PROCESS。END a。模塊功能：地址選擇器包含行選線產(chǎn)生電路和列選線產(chǎn)生電路，從ROM中選擇相應的地址輸出。Clk為掃描時鐘脈沖，控制掃描速度的快慢；RESET為復位端，只有在RESET為高電平的情況下，在脈沖上升沿到來時，ad計數(shù)，其中ad[4..1]輸出掃描驅動信號，接入掃描片選端，依次選中LED點陣的各列，din輸入字符存儲器中每個存儲單元的數(shù)據(jù)，hout[7..0]控制LED點陣的高八位lout[7..0] 控制LED點陣的低八位，din中存儲器中調(diào)用的數(shù)據(jù)模塊分別由hout[7..0]或lout[7..0]輸出，在LED點陣中經(jīng)掃描顯示字符。仿真圖： (1).存入ROM中的數(shù)據(jù)width=8。depth=256。address_radix=hex。data_radix=hex。content begin00:00。01:00。02:fe。03:ff。04:02。05:00。06:02。07:00。 tong08:92。09:3f。0a:92。0b:
法律信息相關推薦
鄂ICP備17016276號-1