電子信息工程專業(yè)論文-基于dsp的hfc反向通道噪聲頻譜監(jiān)測系統(tǒng)設(shè)計(jì)(編輯修改稿)
2025-02-13 02:55 本頁面
【文章內(nèi)容簡介】 μV，滿足系統(tǒng)設(shè)計(jì)要求。要完成信號放大 30dB并把單端信號轉(zhuǎn)為差分信號，可以選用一個優(yōu)良的 RF 放大器加一個較高增益的差分放大器來實(shí)現(xiàn)。 ３．1．４濾波 這里對濾波器的要求不太苛刻，故多路信號選擇開關(guān)后直接用 5～65MHz 插件式帶通濾波器。此外，由于系統(tǒng)內(nèi)有部分高頻信號會對系統(tǒng)造成干擾而必須加以消除，因此采用設(shè)計(jì)簡單的無源、單極性、低通濾波器，并將之置于差分放大器與 ADC 之間，以確保頻率超出采樣率一半的噪音及不受歡迎信號不會與接收的頻率混淆或重疊一起。這樣的濾波器可以消除或減少信號混淆，因此一般都稱之為抗混淆濾波器３．２ A/D采樣電路為了減少設(shè)計(jì)難度，簡化系統(tǒng)的中頻前端的設(shè)計(jì)，同時(shí)由于 HFC 反向通道的頻率范圍為 5～65MHz，所以，設(shè)計(jì)選用合適的 ADC 對 60MHz 寬的信道進(jìn)行直接采樣。根據(jù)奈奎斯特抽樣定理：能量有限的帶限信號，不存在高于 W 赫的頻率分量，完全可從抽樣速率為每秒 2W 的樣值序列中恢復(fù)出來。因此，選用采樣頻率大于 120MHz 的 ADC 就滿足設(shè)計(jì)需要。 由于 ADC 的動態(tài)范圍（Dynamic Range，DR）指標(biāo)主要取決于轉(zhuǎn)換位數(shù)（n），一般來說采用轉(zhuǎn)換位數(shù)越高的 ADC，其動態(tài)范圍越公式： 因?yàn)橄到y(tǒng)要求 50dB 的動態(tài)范圍，A/D 采樣電路作為整個系統(tǒng)的數(shù)據(jù)采集前端，其動態(tài)范圍的好壞影響著整個系統(tǒng)的動態(tài)范圍。所以為了給整個系統(tǒng)的動態(tài)范圍提供更大的余量，設(shè)計(jì) A/D采樣電路的動態(tài)范圍滿足60dB。由公式（1）可知，應(yīng)該符合設(shè)計(jì)要求。但實(shí)際上，10 位 ADC 的信噪比根本無法達(dá)到這個理論上的最高水平。此外，信號路徑上的其他元件也會為系統(tǒng)添加噪音。同時(shí)也希望能夠?qū)?ADC 的輸入信號加以抑制，確保振幅無法達(dá)到其峰峰值的范圍，因?yàn)檫@樣可以避免出現(xiàn)過驅(qū)動的現(xiàn)象。加上即使最微弱的信號也必須比 ADC 的噪聲高 6dB 以上，所以選擇信噪比可以達(dá)到 的 11 位模/數(shù)轉(zhuǎn)換器。 綜上所述選用 ADI 公司低功耗系列的產(chǎn)品AD80141(11bit、140MSPS) AD80141 連接框圖如下ＡＤＣ與ＦＰＧＡ電路連接圖３．３用ＦＰＧＡ實(shí)現(xiàn)ＦＩＦＯ和系統(tǒng)的邏輯控制FPGA 大多數(shù)時(shí)候用作膠合邏輯（Glue Logic）－即將系統(tǒng)的主要元器件連接在一起的邏輯。它在系統(tǒng)中既實(shí)現(xiàn)系統(tǒng)的邏輯控制，又利用其內(nèi)部的 RAM 實(shí)現(xiàn)先進(jìn)先出（Firstin Firstout，F(xiàn)IFO）存儲功能，構(gòu)架 ADC 與 DSP 的高速數(shù)據(jù)緩存，使得板卡設(shè)計(jì)結(jié)構(gòu)簡單并減少硬件板卡的干擾。為了保證 ADC 工作的穩(wěn)定性和轉(zhuǎn)換精度，設(shè)計(jì) ADC 總是一直在在進(jìn)行數(shù)據(jù)輸出，因此輸出無高阻狀態(tài)。將 ADC 直接和 DSP 連接，當(dāng)采樣頻率很高的時(shí)候，這種方法不但會占用 DSP 的大量帶寬，也會導(dǎo)致低的數(shù)據(jù)傳輸效率和大的數(shù)據(jù)丟失率。FIFO 恰好架起了 DSP與 ADC 之間的一座橋梁，F(xiàn)IFO 能緩存大量的數(shù)據(jù)，進(jìn)一步提高了 ADC 和 DSP 的數(shù)據(jù)傳輸效率。同時(shí)由于 DSP 訪問外部存儲器器件必須通過外部存儲器接口 EMIF(External Memory Interface)，F(xiàn)IFO 提供有與 EMIF 無縫連接。與使用雙口 RAM 作為數(shù)據(jù)緩存相比，F(xiàn)IFO 存儲器由于沒有地址總線，不會產(chǎn)生地址沖突，接口電路更為簡潔且不占用系統(tǒng)地址資源。 雖然FIFO結(jié)構(gòu)還在不斷地改進(jìn)發(fā)展，但其應(yīng)用幾乎都基于RAM的結(jié)構(gòu)。因?yàn)榛赗AM結(jié)構(gòu)可以設(shè)計(jì)高容量，高速及高吞吐率的FIFO。目前大家?guī)缀醵疾捎眠@一結(jié)構(gòu)，以適應(yīng)信息技術(shù)飛速發(fā)展對FIFO設(shè)計(jì)的更高需求?；赗AM結(jié)構(gòu)的FIFO不必像原先移位寄存器結(jié)構(gòu)那樣，移出數(shù)據(jù)必須要依次通過每個寄存器，而是使用兩個指針尋址的循環(huán)順序存儲方式。在循環(huán)順序存儲的FIFO中，兩個指針分別表示讀指針和寫指針。復(fù)位時(shí)，兩個指針指向相同或不同的存儲單元地址(這根據(jù)設(shè)計(jì)需要來規(guī)定)。每個寫操作以后，寫指針就指向下一個要寫入的存儲單元地址
公司管理相關(guān)推薦
鄂ICP備17016276號-1