【文章內(nèi)容簡介】 39V C C40P 1 .12S T C 4 0A T 2S T C 8 9 C 5 2 R C+ 5 VR 1 31 0 K12C61 0 u F1 2C4221 2C522+ 5 VS2S W S P S T1 2J3+ 5 V 電源+ 5 VP 3 .0P 3 .1P 3 .2P 3 .3P 3 .4P 3 .5P 3 .6c3d4e5f6g7com9a1b2dp8com10L E D 1L E D 數(shù)碼管模式 1R6R5R4 R7 R 1 0R3 R92 2 0+ 5 VP 3 .0P 3 .1P 3 .2P 3 .3P 3 .4P 3 .5P 3 .61L S 2S P E A K E R+ 5 VQ18 5 5 0R 1 41 0 K1 182 173 164 155 146 137 128 119 10J P 1P T 2 2 7 2R 1 2 8 2 0 K1 2 3J2接收頭R 1 12 0 0P 0 .7P 0 .7地址碼+ 5 V D2L E DR85 1 01 182 173 164 155 146 137 128 119 10J P 1P T 2262B T 19 1 2V1 2 3J1發(fā)射頭D241 48S1S W P BD1L E DR210 KR151 0R3 M太原工業(yè)學(xué)院畢業(yè)設(shè)計 (論文 ) 7 89C52 單片機簡 介 89C52 是 INTEL 公司 MCS51 系列單片機中基本的產(chǎn)品，它采用 ATMEL 公司可靠的 CMOS工藝技術(shù)制造的高性能 8位單片機，屬于標準的 MCS51的 HCMOS產(chǎn)品。它結(jié)合了 CMOS 的高速和高密度技術(shù)及 CMOS 的低功耗特征，它基于標準的 MCS51單片機體系結(jié)構(gòu)和指令系統(tǒng)，屬于 89C51 增強型單片機版本，集成了時鐘輸出和向上或向下計數(shù)器等更多的功能，適合于類似馬達控制等應(yīng)用場合。 89C52 內(nèi)置 8 位 中央處理單元 、 256 字節(jié)內(nèi)部數(shù)據(jù)存儲器 RAM、 8k 片內(nèi)程序存儲器（ ROM） 32 個雙向輸入 /輸出 (I/O)口、 3 個 16 位定時 /計數(shù)器和 5 個兩級中斷結(jié)構(gòu)，一個全雙工串行通信口，片內(nèi)時鐘振蕩電路。此外， 89C52 還可工作于低功耗模式，可通過兩種 軟件 選擇空閑和掉電模式。 在空閑模式下凍結(jié) CPU 而 RAM 定時器 、串行口和中斷系統(tǒng)維持其功能。掉電模式下，保存 RAM 數(shù)據(jù)，時鐘振蕩停止，同時停止芯片內(nèi)其它功能。 89C52有 PDIP(40pin)和 PLCC(44pin)兩種封裝形式。 (1) 89C52 單片機引腳圖 單片機引腳圖如 所示： (2)89C52 單片機引腳功能分析 ① VCC：供電電壓。 ② GND：接地。 ③ P0 口： P0 口為一個 8 位漏級開路 雙向 I/O 口，每腳可吸收 8 個 TTL 門電流。當 P0 口的管腳第一次寫 “1” 時，被定義為 高阻 輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH 編程時， P0 口作為原碼輸入口，當 FIASH 進行校驗時， P0 輸出原碼，此時 P0 外部必須被拉高。 ④ P1 口： P1 口是一個內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4 個 TTL 門電流。 P1 口管腳寫入 “1” 后，被內(nèi)部上拉為高，可用作輸入， P1 口 被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH 編程和校驗時， P1 口作為第八位地址接收。 ⑤ P2 口： P2 口為一個內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4 個 TTL 門電流，當 P2 口被寫 “1” 時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。 并因此作為輸入時， P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故 。 太原工業(yè)學(xué)院畢業(yè)設(shè)計 (論文 ) 8 圖 89C52 引腳圖 P2 口當用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進行存取時， P2 口輸出地址的高八位。在給出地址 “1” 時，它利用內(nèi)部上拉優(yōu)勢，當對外部八位地址數(shù)據(jù)存儲器進行讀寫時， P2 口輸出其特殊功能寄存器的內(nèi)容。 P2 口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。 ⑥ P3 口： P3 口管腳是 8 個帶內(nèi)部上拉 電阻的雙向 I/O 口，可接收輸出 4 個 TTL門電流。當 P3 口寫入 “1” 后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。 P3 口作為AT89C51 的一些特殊功能口， P3 口各管腳功能如下： RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷 0） /INT1（外部中斷 1） T0（計時器 0 外部輸入） 太原工業(yè)學(xué)院畢業(yè)設(shè)計 (論文 ) 9 T1（計時器 1 外部輸入） /WR（ 外部數(shù)據(jù)存儲器寫選通） /RD（外部數(shù)據(jù)存儲器讀選通） ⑦ RST：復(fù)位輸入。當振蕩器復(fù)位器件時，要保持 RST 腳 兩個機器周期的高電平時間。 ⑧ ALE/PROG：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。 ⑨ PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩 /PSEN 有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的 /PSEN 信號將不出現(xiàn)。 /EA / VPP：當 /EA 保持低電平時，則在此期間外部程序存儲器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲器。注意加密方式 1 時， /EA 將內(nèi)部鎖定為 RESET；當 /EA 端保持高電平時，此間內(nèi)部程序存儲器。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（ VPP）。 ⑩ XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入 。 XTAL2：來自反向振蕩器的輸出。 (3)89C52 單片機的 運用 本設(shè)計選用高性能單片機 STC89C52，該芯片為 52 內(nèi)核 8 位單片機，兼容 Intel等 52 內(nèi)核單片機，支持 ISP 下載，適用于常用檢測控制電路。圖中 — 管腳控制 LED 數(shù)碼管顯示； 管腳接 PT2272 接收芯片； 管腳控制蜂鳴器的發(fā)聲； 管腳控制按鍵，通過按鍵可以轉(zhuǎn)換三種音樂模式。 PT2262/2272 編解碼芯片原理簡介 PT2262/2272 是一種 CMOS 工藝制造的低功耗低價位通用編解碼電路，PT2262/2272 最多可有 12 位 (A0 A11)三態(tài)地址端管腳 (懸空 ,接高電平 ,接低電平 ),任意組合可提供 531441 地址碼 ,PT2262 最多可有 6 位 ， (D0D5)數(shù)據(jù)端管腳 ,設(shè)定的地址碼和數(shù)據(jù)碼從 17 腳串行輸出，可用于無線遙控發(fā)射電路。 編碼芯片 PT2262 編碼信號是由地址碼、數(shù)據(jù)碼、同步碼組成一個完整的碼字，從 17 腳輸出到射頻發(fā) 射模塊的數(shù)據(jù)輸入端發(fā)射出去。射頻接收模塊接收后送到解碼太原工業(yè)學(xué)院畢業(yè)設(shè)計 (論文 ) 10 芯片 PT2272，其地址碼經(jīng)過三次比較核對后 ， PT2272 的 VT 腳才輸出高電平，與此同時與 PT2262 相應(yīng)的數(shù)據(jù)腳也輸出高電平，如果 PT2262 連續(xù)發(fā)送編 碼信號，PT2272 第 17 腳和相應(yīng)的數(shù)據(jù)腳便連續(xù)輸出高電平。 PT2262 停止發(fā)送編碼信號，PT2272 的 VT 端 便恢復(fù)為低電平狀態(tài)。 高頻發(fā)射電路完全收控于 PT2262 的 17 腳輸出的數(shù)字信號，從而對高頻電路完成幅度鍵控（ ASK 調(diào)制）相當于調(diào)制度為 100％的調(diào)幅。 PT2262/2272 特點 ： (1)CMOS 工藝制造，低功耗 (2)外部元器件少 (3)RC 振蕩電阻 (4) 工作電壓范圍寬： (5) 數(shù)據(jù)最多可達 6 位 (6) 地址碼最多可達 531441 種 PT2262 引腳圖 ： 圖 PT2262 引腳圖 PT2262 管腳說 明 ： A0A11：地址管腳 ,用于進行地址編碼 ,可置為“ 0” , “ 1” ,“ f” (懸空 ) D0D5 ：數(shù)據(jù)輸入端，有一個為“ 1”即有編碼發(fā)出，內(nèi)部下拉 Vcc ： 電源正端（＋） Vss ：電源負端（－） TE ：編碼啟動端，用于多數(shù)據(jù)的編碼發(fā)射，低電平有效； 太原工業(yè)學(xué)院畢業(yè)設(shè)計 (論文 ) 11 OSC1 ：振蕩電阻輸入端，與 OSC2 所接電阻決定振蕩頻率； OSC2 ： 振蕩電阻振蕩器輸出端； Dout ：編碼輸出端（正常時為低電平） PT2272 引腳圖： 圖 PT2272 管腳圖 PT2272 管腳說 明 ： A0A11 ： 地址管腳 ,用于進行地址編碼 ,可置為“ 0” ,“ 1” ,“ f” (懸空 ),必須與 2262 一致 ,否則不解碼 D0D5 ： 地址或數(shù)據(jù)管腳 ,當做為數(shù)據(jù)管腳時 ,只有在地址碼與 2262 一致 ,數(shù)據(jù)管腳 才能輸出與 2262 數(shù)據(jù)端對應(yīng)的高電平 ,否則輸出為低電平 ,鎖存型只有在接 收到下一數(shù)據(jù)才能轉(zhuǎn)換 Vcc ： 電源正端（＋） Vss ： 電源負端（－） DIN ： 數(shù)據(jù)信號輸入端，來自接收模塊輸出端 OSC1 ： 振蕩電阻輸入端，與 OSC2 所接電阻決定振蕩頻率； OSC2 ： 振蕩電阻振蕩器輸出端； VT ： 解碼有效確認 輸出端（常低）解碼有效變成高電平（瞬態(tài)） PT2262 編碼格 式 ： 太原工業(yè)學(xué)院畢業(yè)設(shè)計 (論文 ) 12 圖 PT2262 編碼格式 地址碼和數(shù)據(jù)碼都用寬度不同的脈沖來表示，兩個窄脈沖表示“ 0”；兩個寬脈沖表示“ 1”；一個窄脈沖和一個寬脈沖表示“ F”也就是地址碼的“懸空”。每組字碼之間有同步碼隔開，如果用單片機軟件解碼時，程序只要判斷出同步碼，然后對后面的字碼 進行脈沖寬度識別即可。一個字碼由 12 位 AD 碼（地址碼加數(shù)據(jù)碼，比如 8 位地址碼加 4 位數(shù)據(jù)碼）組成 ， 每個 AD 位用兩個脈沖來代表：兩個窄脈沖表示“ 0”；兩個寬脈沖表示“ 1”；一個窄脈沖和一個寬脈沖 表示“ F”也就是地址碼的“懸空”。 PT2262 每次發(fā)射時至少發(fā)射 4 組字碼， PT2272 只有在連續(xù)三次檢測到相同的地址碼加數(shù)據(jù)碼才會把 數(shù)據(jù)碼中的“ 1”驅(qū)動相應(yīng)的數(shù)據(jù)輸出端為高電平和驅(qū)動 VT 端同步為高電平。因為無線發(fā)射的特點，第一組字碼非常容易受零電平干擾，往往會產(chǎn)生誤碼，所以程序可以丟棄處理 。 太原工業(yè)學(xué)院畢業(yè)設(shè)計 (論文 ) 13 PT2272 解碼芯片有不同的后綴，表示不同的功能，有 L4/M4/L6/M6 之分，其中 L 表示鎖存輸出，數(shù)據(jù)只要成功接收就能一直保持對應(yīng)的電平狀態(tài) ，直到下次遙控數(shù)據(jù)發(fā)生變化時改變。 M 表示非鎖存輸出，數(shù) 據(jù)腳輸出的電平是瞬時的而且和發(fā)射端是否發(fā)射相對應(yīng)，可以用于類似點動的控制。后綴的 6 和 4 表示有 幾路并行的控制通道，當采用 4 路并行數(shù)據(jù)時（ PT2272M4），對應(yīng)的地址編碼應(yīng)該是 8 位，如果采用 6 路 的并行數(shù)據(jù)時 (PT2272M6)，對應(yīng)的地址編碼應(yīng)該是 6 位。 PT2262/2272 地址碼的設(shè)定 : 在通常使用中，一般采用 8 位地址碼和 4 位數(shù)據(jù)碼，這時編碼電路 PT2262 和解碼 PT2272 的第 1～ 8 腳為地址設(shè)定腳，有三種狀態(tài)可供選擇：懸空、接正電源、接地三種狀態(tài)， 3 的 8 次方為 6561，所以地址 編碼不重復(fù)度為 6561 組，只有發(fā)射端 PT2262 和接收端 PT2272 的地址編碼完全相同， 才能配對使用，例 如將發(fā)射機的 PT2262 的第 2 腳接地第 3 腳接正電源，其它引腳懸空，那么接收機的 PT2272 只要第 2 腳接地第 3 腳接正電源，其它引腳懸空就能實現(xiàn)配對接收。當兩者地址編碼完全一致時，接收機對應(yīng)的 D1～ D4 端輸出約 4V 互鎖高電平控制信號，同時 VT 端也輸出解碼有效高電平信號。用戶可將這 些信號加一級三極管放大，便可驅(qū)動繼電器等負載進行遙控操縱。 設(shè)置地址碼的原則是：同一個系統(tǒng)地址碼必須一致；不同的系統(tǒng)可以依靠不同的地址碼加以區(qū)分 。 振蕩電阻 ： PT2262 和 PT2272 除地址編碼必須完全一致外，振蕩電阻還必須匹配，否