華北電力大學科技學院電子設(shè)計自動化課件2半導(dǎo)體存儲器與pl(編輯修改稿)
2025-02-12 11:23 本頁面
【文章內(nèi)容簡介】 該類型器件均為非易失、一次性編程器件。 熔絲編程器件是在每個可編程點處都接有熔絲開關(guān)。如 PROM、 PAL等。 若編程點需要接通時，則保留熔絲； 若編程點需要斷開時，則用較大的編程電流將熔絲燒斷。 缺點：熔絲燒斷后不能恢復(fù)，熔絲開關(guān)體積大，不利于集成度的提高。 反熔絲編程器件是以反熔絲開關(guān)作為編程元件，其核心為一介質(zhì)。 未編程時，編程開關(guān)呈現(xiàn)高阻抗，編程點斷開。 當編程電壓加到編程開關(guān)上，使開關(guān)介質(zhì)擊穿，開關(guān)呈現(xiàn)導(dǎo)通狀態(tài)。 如 Actel公司的 FPGA器件采用反熔絲編程工藝。 熔絲與反熔絲的區(qū)別 類型 材料 編程前狀態(tài) 編程后狀態(tài) 熔絲 低熔點合金絲或多晶硅導(dǎo)線 導(dǎo)通 斷開 反熔絲 特殊絕緣材料或反向串聯(lián)的肖特基勢壘二極管 斷開 導(dǎo)通 存 儲 陣 列2 4地 址譯 碼 器+ 5 VRRRRY0Y1Y2Y3A1A0A1A0O E輸 出 控 制 電 路位 線字 線d0d1d2d3w3w2w1w0字 線位 線熔 絲熔絲型 PROM （ 2）浮柵編程器件 在 CMOS制造工藝的 PLD中，常采用浮柵 MOS管作為編程單元。浮柵 MOS管按其 結(jié)構(gòu) 可以劃分為 ? 疊柵注入 MOS（ SIMOS）管 ? 浮柵隧道氧化層 MOS（ Flotox MOS）管 ? 快閃（ Flash）疊柵 MOS管 不同結(jié)構(gòu)的浮柵 MOS管，編程信息的擦除也不相同?；?SIMOS管結(jié)構(gòu)的 PLD采用紫外線照射擦除?；?Flotox MOS管和快閃疊柵 MOS管的 PLD采用電擦除方式。 ① SIMOS管 N+N+P 型 襯 底浮 柵 gf控 制 柵 gc源 極 s漏 極 dgcgfdsVT 1VT 2浮 柵 無 電 子浮 柵 有 電 子vG SOiDSIMOS管的結(jié)構(gòu)與符號 浮柵上有無電子與開啟電壓的關(guān)系 ② Flotox MOS管 N+N+P 型 襯 底浮 柵 gf控 制 柵 gc源 極 s漏 極 d隧 道gcgfdsFlotox MOS管的結(jié)構(gòu)及符號 ③ 快閃疊柵 MOS管 N+N+P 型 襯 底浮 柵 gf控 制 柵 gc源 極 s漏 極 d隧 道 區(qū)gcgfds快閃疊柵 MOS管的結(jié)構(gòu)及符號 （ 3） SRAM編程器件 在該類器件的芯片內(nèi)，配置靜態(tài)存儲器 SRAM，用來存儲決定系統(tǒng)邏輯功能和互連的配置數(shù)據(jù)。 SRAM屬于易失元件，系統(tǒng)每次啟動時，應(yīng)先將編程數(shù)據(jù)從外部 EPROM或硬盤中加載到 SRAM中。 采用 SRAM技術(shù)能很方便地配置新的編程數(shù)據(jù)，實現(xiàn)在線編程。 大多數(shù) FPGA器件采用 SRAM工藝。 數(shù) 據(jù) 端 D A T A控 制 端 S E LSRAM型存儲單元結(jié)構(gòu)圖 4. 按基本結(jié)構(gòu)分類 （ 1）基于乘積項 PLD 乘積項即“與 或”陣列，是一種最為簡單的可編程邏輯單元結(jié)構(gòu)，它由 與陣列 和 或陣列 共同組成器件內(nèi)部的邏輯單元結(jié)構(gòu)。通過對與陣列和或陣列的編程來實現(xiàn)電路的功能，其邏輯設(shè)計十分方便。 （ 2）基于查找表 PLD 查找表是將一個邏輯函數(shù)表存放在靜態(tài)存儲器（ SRAM）中，通過查找該表中的函數(shù)值來實現(xiàn)邏輯運算。邏輯運算是通過地址線（輸入變量的取值）查找相應(yīng)存儲單元的信息內(nèi)容（即函數(shù)值）來實現(xiàn)的。 基本 PLD結(jié)構(gòu)簡介 可編程邏輯器件經(jīng)歷了從 PROM、 PLA、 PAL、GAL到 EPLD、 CPLD、 FPGA的發(fā)展過程，不僅在結(jié)構(gòu)、工藝、集成度、功能、速度等方面有了很大的改進，而且在穩(wěn)定性、可靠性、靈活性上也有了顯著的提高。 早期的可編程邏輯器件主要是指能進行編程的只讀存儲器，包括一次可編程只讀存儲器（ OPT ROM）、光擦除可編程只讀存儲器（ EPROM）和電擦除可編程只讀存儲器（ E2PROM）三種。 這些器件由 全譯碼 的與陣列和 可編程 的或陣列組成，由于陣列規(guī)模較大，速度低，主要用作程序存儲器。 1. PROM 與陣列為全譯碼陣列，器件的規(guī)模將隨著輸入信號數(shù)量 n的增加成 2n指數(shù)級增長。因此 PROM一般只用于數(shù)據(jù)存儲器，不適于實現(xiàn)邏輯函數(shù)。 A2A1A0與 陣 列 固 定或 陣 列 可 編 程F2F1F0A2A1A0用 PROM實現(xiàn)組合邏輯電路功能 實現(xiàn)的函數(shù)為： 固定連接點 （與） 編程連接點 （或） F1= AB +AB F2= AB +AB F3= AB 20世紀 70年代中期，出現(xiàn)了一種采用熔絲編程、結(jié)構(gòu)稍復(fù)雜的可編程芯片，稱為可編程邏輯陣列（PLA， Programmable Logic Array）。 這種器件是由 可編程 的與陣列和 可編程 的或陣列組成。與 PROM相比，陣列規(guī)模有了很大的減小，提高了芯片的利用率。 由于編程復(fù)雜，支持 PLA的開發(fā)軟件存在一定的難度，因此這種器件沒有得到廣泛的應(yīng)用。 2. PLA PLA的內(nèi)部結(jié)構(gòu)使其在簡單 PLD中有最高的靈活性 。 A2A1A0與 陣 列 可 編 程或 陣 列 可 編 程F2F1F0A2A1A0 20世紀 70年代末，美國 AMD公司推出了可編程陣列邏輯（ PAL， Programmable Array Logic）。 PAL具有 可編程 的與陣列和 固定 的或陣列。可以認為 PAL同時具有了 PROM和 PLA的優(yōu)點。與 PROM相比，可編程的與陣列使輸入變量的選擇靈活。與PLA相比，固定的或陣列降低了設(shè)計復(fù)雜度。 3. PAL ? 與陣列可編程使輸入項選擇靈活（相對于PROM），或陣列固定使器件簡化（相對于 PLA）。 ? 或陣列固定影響了器件編程的靈活性。 A2A1A0與 陣 列 可 編 程或 陣 列 固 定F1F0A2A1A0BnAn“或”陣列（固定）SnCn+ 1“與”陣列( 可編程 )CnnnnnnnnnnnnnnnnnnnnnCBCABACCBACBACBACBAS???????? 1AnBnCn AnBnCn AnBnCn AnBnCn AnBn AnCn BnCn 用 PAL實現(xiàn)全加器 2
教學教案相關(guān)推薦
鄂ICP備17016276號-1