eda課程設計--出租車計價器(編輯修改稿)
2025-02-12 04:43 本頁面
【文章內(nèi)容簡介】 清零，當啟動信號有效時重新計數(shù)。四、總結(jié)與致謝通過為期兩周的課程設計，出租車計價器系統(tǒng)的設計已基本完成，能按預期的效果模擬汽車啟動、等待、停止、復位等功能，并顯示車費數(shù)目等待時間及行駛路程。出租車計費系統(tǒng)的設計中體現(xiàn)了VHDL覆蓋面廣，描述能力強，是一個多層次的硬件描述語言及CPLD器件速度快，使用方便，便于修改等特點，本設計在實用方面具有一定的價值。在本次設計中還存在很多不足，可以改進的地方目前有以下幾點:一、該設計雖然實現(xiàn)了基本的計費和計程，但是很多問題并沒有解決，如本設計只實了一種車速的計費。若要實現(xiàn)出租車的不同檔位下的計程計費，還需要進一步討論。二、該設計智能化水平較低，啟動、等待、復位等信號需要人為輸入，若在實際中出現(xiàn)操作偏差，會導致計費不準確。同時，感謝課程設計過程中楊紅娟老師的耐心指導，感謝同學們的相互糾正。五、參考文獻[1] 黃仁欣．EDA技術(shù)實用教程．北京：清華大學出版社，2006[2] 潘松，黃繼業(yè)．EDA技術(shù)與VHDL．北京：清華大學出版社，2009[3] 江國強編著．EDA技術(shù)與應用（第三版）．.北京：電子工業(yè)出版社，2010[4] 夏宇聞編著．Verilog HDL數(shù)字系統(tǒng)設計教程．.北京：北京航空航天大學出版社，2008[5] 周祖成，程曉軍，馬卓釗編著．數(shù)字電路與系統(tǒng)教學實驗教程．北京：科學出版社，2010[6] 周潤景，蘇良碧．基于Quartus II 的數(shù)字系統(tǒng)Verilog HDL設計實例詳解．北京：電子工業(yè)出版社，2010[7] (美國)Sanir Palnitkar 譯者：夏宇聞 胡燕祥 刁嵐松．Verilog HDL數(shù)字設計與綜合（第2版）．北京：電子工業(yè)出版社，2009[8] 云創(chuàng)工作室．Verilog HDL程序設計與實踐．北京：人民郵電出版社，2009[9] 劉福奇，劉波．Verilog HDL應用程序設計實例精講．北京：電子工業(yè)出版社，2009[10] 張延偉，楊金巖，葛愛學．verilog hdl程序設計實例詳解．北京：人民郵電出版社，2008附錄（程序源代碼）library ieee。use 。use 。use 。entity taxi isport(clk:in std_logic。 start:in std_logic。 wait_signal:in std_logic。 mile:in std_logic。 one_way:in std_logic。 rst:in std_logic。 cost0,cost1,cost2,cost3:out std_logic_vector(3 downto 0)。 min0,min1:out std_logic_vector(3 downto 0)。 km0,km1:out std_logic_vector(3 downto 0))。end。architecture bhv of taxi issignal mile_r1,mile_r2,mile_clk,start_r,clk1hz:std_logic。signal count:integer range 0 to 29。signal sec:integer range 0 to 59。signal c0,c1,c2,c3:std_l
電大資料相關推薦
鄂ICP備17016276號-1