【文章內(nèi)容簡介】 0 uF / 16 VC 140. 1u F / 16 VVC C _2 V5VC C _3 V3 VC C _1 V2+C 1510 uF / 16 VC 160. 1u F / 16 V 圖 電源電路 《優(yōu)秀畢業(yè)論文》 基于 FPGA 的空調(diào)控制系統(tǒng)設(shè)計 9 時鐘電路 為系統(tǒng)提供 50MHz 的穩(wěn)定時鐘，如圖 所示。 U2X T A LEN1V C C4G N D2C LK3V C C _3 V 3R 1333Rc lo c k _i n+C310 uF / 16 V 圖 時鐘電路 按鍵電路 通過一個 10K的上拉電阻使 I/O保持確定狀態(tài)，如圖 。 R210KR310KR410K R510KV C C _ 3 V 3K1k e y1234K2k e y1234K3k e y12 34K4k e y12 34K3K2K1 K4V C C _ 3 V 3 V C C _ 3 V 3 V C C _ 3 V 3 圖 按鍵電路 溫度傳感器 DS18B20 的特點(diǎn) DS18B20 是美國 DALLS 公司生產(chǎn)的單線數(shù)字溫度傳感器。它具有微型化、低功耗、高性能、抗干攏能力強(qiáng)、易配微處理器等優(yōu)點(diǎn)。特別適合于構(gòu)成多點(diǎn)溫度測控系統(tǒng)?？芍苯訉囟绒D(zhuǎn)化成串行數(shù)字信號供微機(jī)處理，而且每片 DS18B20 都有唯一的產(chǎn)品號并可存入其 ROM 中。以便在構(gòu)成大型溫度測控系統(tǒng)時在單線上掛接任意多個 DS18B20 芯片。 DS18B20 的性能特點(diǎn)如下： 《優(yōu)秀畢業(yè)論文》 基于 FPGA 的空調(diào)控制系統(tǒng)設(shè)計 10 （ 1）獨(dú)特的單線接口引腳進(jìn)行通信； （ 2）多個 DS18B20 可以并聯(lián)在唯一的三線上，實(shí)現(xiàn)多點(diǎn)組網(wǎng)功能； （ 3）無須外部器件； （ 4）可以通過數(shù)據(jù)線供電，電壓范圍 ~； （ 5）零待機(jī)功耗； （ 6）溫度以 9 或 12 位數(shù)字讀出； （ 7）用戶可定義的非易失性溫度報警設(shè)置； 報警搜索命令識別并標(biāo)志超過程序限定溫度（溫度報警條件）的器件；負(fù)電壓特性，電源極性接反時，溫度計不會因發(fā)熱而燒毀，但不能正常工作。 DS18B20 的測溫原理 經(jīng)過單線接口訪問 DS18B20 的協(xié)議如下： 初始化 ROM 操作 RAM 存貯器操作 處理數(shù)據(jù) 每次訪 問單總線器件，必須嚴(yán)格遵守這個協(xié)議（即操作序列），如果出現(xiàn)序列混亂，則單總線器件不會響應(yīng)主機(jī)。但是，這個準(zhǔn)則對于搜索 ROM 命令和報警搜索命令例外，在執(zhí)行兩者中任何一條命令之后，主機(jī)不能執(zhí)行其后的功能命令，必須返回至第一步。 ⑴初始化 基于單總線上的所有傳輸過程都是以初始化開始的，初始化過程由主機(jī)發(fā)出的復(fù)位脈沖和從機(jī)響應(yīng)的應(yīng)答脈沖組成。應(yīng)答脈沖使主機(jī)知道總線上有從機(jī)設(shè)備且準(zhǔn)備就緒。 ⑵ ROM 操作 在主機(jī)檢測到應(yīng)答脈沖后，就可以發(fā)出 ROM 命令。這些命令與各個從機(jī)設(shè)備的唯一 64 位 ROM 代碼相關(guān) ，允許主機(jī)在單總線上連接多個從機(jī)設(shè)備時，指定操作某個從機(jī)設(shè)備。這些命令《優(yōu)秀畢業(yè)論文》 基于 FPGA 的空調(diào)控制系統(tǒng)設(shè)計 11 還允許主機(jī)能夠檢測到總線上有多少個從機(jī)設(shè)備以及其設(shè)備類型，或者有沒有設(shè)備處于報警狀態(tài)。從機(jī)設(shè)備可能支持 5 種 ROM 命令（實(shí)際情況與具體型號有關(guān)），每種命令長度為 8 位。主機(jī)在發(fā)出存 貯器操作命令之前，必須送出合適的 ROM ⑶ RAM 存貯器操作 在主機(jī)發(fā)出 ROM 命令，以訪問某個指定的 DS18B20 ，接著就可以發(fā)出 DS18B20 支持的某個存貯器操作命令。 ⑷數(shù)據(jù)處理 數(shù)據(jù)處理是當(dāng)主機(jī)通過前三步的通信，在從機(jī)上得到了需要的數(shù)據(jù)，再進(jìn)行進(jìn) 一步處理的環(huán)節(jié)，這部分根據(jù)用戶的需要而定。 電路原理圖如圖 ： 圖 溫度傳感器電路 《優(yōu)秀畢業(yè)論文》 基于 FPGA 的空調(diào)控制系統(tǒng)設(shè)計 12 程序下載 通過 JTAG 接口電路，使用 Altera 的 USB blaster 程序下載器 ，通過計算機(jī)的 USB 接口可對 Altera 的 FPGA/CPLD 以及配置芯片進(jìn)行 編程 、調(diào)試等操作 ,對程序燒錄的 FPGA 里面。 T C KTMST D OJ1H EAD ER 5X 224681013579VC C _3V3T D IR810KR910KR 1010KR 1110KVC C _3V3 圖 程序下載電路 《優(yōu)秀畢業(yè)論文》 基于 FPGA 的空調(diào)控制系統(tǒng)設(shè)計 13 件設(shè)計 在 Quartus II 平臺使用 VerilogHDL 語言編寫，主體程序采用了狀態(tài)機(jī)作為主要控制方式。 程序中主要使用了狀態(tài)機(jī)對DS18B20 進(jìn)行了時序控制，通過一些命令 使 DS18B20 采集 獲得溫度值 傳送到 FPGA 控制器 。最后將數(shù)據(jù)送給 LCD 顯示電路進(jìn)行顯示，從而可以實(shí)時地觀察到溫度變化 ，同時 LED 閃爍進(jìn)行模擬空調(diào)電機(jī)運(yùn)作。 編寫好 VerilgHDL 代碼后，在 Modelsim 平臺上進(jìn)行前仿真。同時通過 Modelsim 書寫 testbench,經(jīng)行 RTL 級功能仿真。 主旨在于驗(yàn)證電路的功能是否 符合設(shè)計要求，其特點(diǎn)是不考慮電路門延遲與線延遲，主要是驗(yàn)證電路與理想情況是否一致。可綜合FPGA 代碼是用 RTL 級代碼語言描述的，其輸入為 RTL 級代碼與Testbench.。 在設(shè)計的最初階段發(fā)現(xiàn)問題 ,可節(jié)省大量的精力 《優(yōu)秀畢業(yè)論文》 基于 FPGA 的空調(diào)控制系統(tǒng)設(shè)計 14 頂層結(jié)構(gòu)框圖： 軟件設(shè)計分為六大模塊，頂層模塊， DS18B20 模塊，時鐘分頻模塊，按鍵輸入模塊， LCD1602 模塊， LED 模塊。如圖 所示： 圖 頂層結(jié)構(gòu)框圖 《優(yōu)秀畢業(yè)論文》 基于 FPGA 的空調(diào)控制系統(tǒng)設(shè)計 15 DS18B20 的狀態(tài)機(jī)框圖： DS18B20 模塊采用狀態(tài)機(jī)方法設(shè)計，然而 DS18B20 對時序要求比較嚴(yán)格，所以設(shè)計中不得不使用非常多的狀態(tài)來解決這一問題。設(shè)計中采用 格雷碼 來進(jìn)行狀態(tài)機(jī)編碼，使用 格雷碼每個相鄰的狀態(tài)切換只有一個 bit 的信號跳變 ，其 DS18B20 的狀態(tài)機(jī)框圖如圖 所示。 // 格雷碼 狀態(tài)機(jī) parameter S00 = 539。h00。 parameter S0 = 539。h01。 parameter S1 = 539。h03。 parameter S2 = 539。h02。 parameter S3 = 539。h06。 parameter S4 = 539。h07。 parameter S5 = 539。h05。 parameter S6 = 539。h04。 parameter S7 = 539。h0C。 parameter WRITE0 = 539。h0D。 parameter WRITE1 = 539。h0F。 parameter WRITE00 = 539。h0E。 parameter WRITE01 = 539。h0A。 parameter READ0 = 539。h0B。 parameter READ1 = 539。h09。 parameter READ2 = 539。h08。 parameter READ3 = 539。h18。 《優(yōu)秀畢業(yè)論文》 基于 FPGA 的空調(diào)控制系統(tǒng)設(shè)計 16 圖 DS18B20 的狀態(tài)機(jī)框圖 《優(yōu)秀畢業(yè)論文》 基于 FPGA 的空調(diào)控制系統(tǒng)設(shè)計 17 LCD1602 的狀態(tài)機(jī)框圖： 要實(shí)現(xiàn) LCD1602 的顯示，程序設(shè)計同樣采用狀態(tài)機(jī)的設(shè)計方法，鑒于狀態(tài)機(jī)的個數(shù)并不多，這里采用 獨(dú)熱碼 編碼機(jī)制。使用獨(dú)熱碼， 狀態(tài)機(jī)中為每一種狀態(tài)分配一個觸發(fā)器。只有一個觸發(fā)器當(dāng)前設(shè)置為高位，其余均設(shè)置為低位。 其狀態(tài)機(jī)框圖如圖 所示。 //獨(dú)熱碼 狀 態(tài)機(jī)編碼 // parameter idle = 1039。b000000000, //初始狀態(tài)，下一個狀態(tài)為 CLEAR clear = 1039。b000000001, //清屏 set_function = 1039。b000000010, //功能設(shè)置： 8 位數(shù)據(jù)接口 /2 行顯示 /5*8 點(diǎn) 陣字符 switch_mode = 1039。b000000100, //顯示開關(guān)控制：開顯示，光標(biāo)和閃爍關(guān) 閉 set_mode = 1039。b000001000, //輸入方式設(shè)置：數(shù)據(jù)讀寫操作后， 地址自動加一 /畫面不動 shift = 1039。b000010000, //光標(biāo)、畫面位移設(shè)置：光標(biāo)向左平移一個字符位（光標(biāo)顯示是關(guān)閉的，所以實(shí)際上設(shè)置是看不出效果的） set_ddram1 = 1039。b000100000, //設(shè)置 DDRAM 的地址：第一行起始為 0x00（注意輸出時 DB7 一定要為 1） set_ddram2 = 1039。b001000000, //設(shè)置 DDRAM 的地址：第二行為 0x40（注 意輸出時 DB7 一定要為 1） write_ram1 = 1039。b010000000, // 數(shù) 據(jù) 寫 入 DDRAM 相應(yīng)的地址 write_ram2 = 1039。b100000000。 //數(shù)據(jù)寫入 DDRAM 相應(yīng)的地址 《優(yōu)秀畢業(yè)論文》 基于 FPGA 的空調(diào)控制系統(tǒng)設(shè)計 18 圖 LCD1602 的狀態(tài)機(jī)框圖 《優(yōu)秀畢業(yè)論文》 基于 FPGA 的空調(diào)控制系統(tǒng)設(shè)計 19 5 Modelsim 仿真及仿真 Modelsim 介紹 ModelSim 是業(yè)界最優(yōu)秀的 HDL 語言仿真器。 它提供最友好的調(diào)試環(huán)境，是唯一的單內(nèi)核支持 VHDL 和 Verilog 混合仿真的仿真器。是作 FPGA/ASIC 設(shè)計的 RTL 級和門級電路仿真的首選 。 它采用直接優(yōu)化的編譯技術(shù)、 Tcl/Tk 技術(shù)、和單一內(nèi)核仿真技術(shù)，編譯仿真速度快，編譯的代碼與平臺無關(guān)，便于保護(hù) IP 核，個性化的圖形界面和用戶接口，為用戶加快調(diào)錯提供強(qiáng)有力的手段。全面支持 VHDL 和 Verilog 語言的 IEEE 標(biāo)準(zhǔn)，支持 C/C++功能調(diào)用和調(diào)試。主要特點(diǎn)： RTL 和門級優(yōu)化，本地編譯結(jié)構(gòu)，編譯仿真速度快；單內(nèi)核 VHDL 和 Verilog 混合仿真；源代碼模版和助手，項(xiàng)目管理；集成了性能分析、波形比較、代碼覆蓋等功能；數(shù)據(jù)流 ChaseX； Signal Spy； C 和 Tcl/Tk 接口， C 調(diào)試。 它支持 Verilog、 VHDL 以及他們的混合仿真，它可以將整個程序分步執(zhí)行，使設(shè)計者直接看到他的程序下一步要執(zhí)行的語句，而且在程序執(zhí)行的任何步驟任何時刻都可以查看任意變量的當(dāng)前值，可以在 Dataflow 窗口查看某一單元或模 塊的輸入輸出的連續(xù)變化等，比 Quartus 自帶的仿真器功能強(qiáng)大的多，是目前業(yè)界最通用的仿真器之一。 《優(yōu)秀畢業(yè)論文》 基于 FPGA 的空調(diào)控制系統(tǒng)設(shè)計 20 書寫 testbench 激勵信號 testbench 是一種驗(yàn)證的手段。首先，任何設(shè)計都是會有輸入輸出的。但是在軟環(huán)境中沒有激勵輸入，也不會對你設(shè)計的輸出正確性進(jìn)行評估。那么此時便有一種，模擬實(shí)際環(huán)境的輸入激勵和輸出校驗(yàn)的一種 “虛擬平臺 ”的產(chǎn)生。在這個平臺上你可以對你的設(shè)計從軟件層面上進(jìn)行分析和校驗(yàn)，這個就是 testbench 的含