【文章內容簡介】 ? SRAM（ Static RAM） ? DRAM（ Dynamic RAM） ? SDRAM（ Synchronization Dynamic RAM ） NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 存儲器系統(tǒng) RAM：隨機存取存儲器， SRAM：靜態(tài)隨機存儲器， DRAM：動態(tài)隨機存儲器 1） SRAM比 DRAM快 2） SRAM比 DRAM耗電多 3） DRAM存儲密度比 SRAM高得多 4） DRM需要周期性刷新 ROM：只讀存儲器 FLASH：閃存 NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 SDRAM ? 輸入 – CE是芯片的輸入信號。 CE=0，使能。 – R/W – Address – Data ? 讀操作 – （ 1）片選 – （ 2）讀 /寫 – （ 3）地址 – （ 4）數(shù)據(jù) . NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 DRAM ? CE:片選 ? R/W讀寫控制信號 ? RAS行地址選通，地址高位， CAS列地址選通，地址低位； ? Address地址 ? DATA數(shù)據(jù)。 NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 存儲器的性能 大容量、高速度、低價格是評價存儲器性能的三個主要指標，也是存儲體系設計的主要目標。 ? 容量： Sw＝ Wlm。其中 W為存儲體的字長 (單位為位或字節(jié) )， l為單個存儲體的字數(shù)， m為并行工作的存儲體個數(shù)。 ? 速度： m個存儲體并行工作時，可達到的最大頻率寬度為 Bm＝ Wm／ TM 。其中 TM是連續(xù)起動一個存儲器所必要的時間間隔， TM＞ TA。 Bm是連續(xù)提供數(shù)據(jù)的速率。 ? 價格 ： 具有 SM位的存儲器 ， 每位價格表示為 c=C／ Sm。其中 C是總價格。 NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 存儲體系的組成 ? 單體單字存儲器 ? 單體多字存儲器 ? 多體單字交叉存取存儲器 ? 多體多字交叉存取存儲器 一般把這些能并行讀出多個 CPU字的單體多字和多體單字及多體多字的交叉存取系統(tǒng)，統(tǒng)稱為并行主存系統(tǒng)。 NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 存儲體系的形式 C P U主 存輔 存輔 助 軟 硬 件C P U主 存輔 存C a c h e輔 助 軟 硬 件輔 助 硬 件 (a)兩級存儲器層次結構 (b)三級存儲器層次結構 NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 總線結構 Ⅰ ? :四周期握手協(xié)議 1 2 3 4時 間設 備 1設 備 2NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 總線結構 Ⅱ ? C P U設 備 1 設 備 2存 儲 器C l o c kR / W ’A d d r e s sD a t a r e a d y ’D a t aNEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 總線結構 Ⅲ 3． 總線的時序圖 讀 過 程 寫 過 程C l o c kR / W ’啟 用 A d d r e s sA d d r e s sD a t a r e a d yD a t aNEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 總線結構 Ⅳ 4．直接內存訪問（ DMA） C P U存 儲 器D M A 控 制 器設 備總 線 請 求總 線 授 權C l o c kR / W ’A d d r e s sD a t aD a t a r e a d y ’NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 總線結構 Ⅴ 5．系統(tǒng)總線配置 多總線系統(tǒng) C P U高 速 設 備 存 儲 器低 速 設 備總 線橋低 速 設 備高 速 總 線 低 速 總 線NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 ARM存儲數(shù)據(jù)類型 ARM處理器支持以下六種數(shù)據(jù)類型： ? 8位有符號和無符號字節(jié) 。 ? 16位有符號和無符號半字 ， 以 2字節(jié)的邊界對齊 。 ? 32位有符號和無符號字 ， 以 4字節(jié)的邊界對齊 。 NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 ARM存儲格式 字 節(jié) 單 元 A字 節(jié) 單 元 A + 1 字 節(jié) 單 元 A + 2 字 節(jié) 單 元 A + 3半 字 單 元 A 半 字 單 元 A + 2字 單 元 A3 1 2 4 2 3 1 6 1 5 8 7 0 大端存儲模式 字 節(jié) 單 元 A字 節(jié) 單 元 A + 1字 節(jié) 單 元 A + 2字 節(jié) 單 元 A + 3半 字 單 元 A半 字 單 元 A + 2字 單 元 A3 1 2 4 2 3 1 6 1 5 8 7 0小端存儲模式（缺?。? NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 存儲器接口 Ⅰ ： ? 空閑周期 ? 非順序周期 ? 順序周期 ? 協(xié)處理器寄存器傳送周期 NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 存儲器接口 Ⅱ 4類 (以 ARM7TDMI為例說明 ): ? 時鐘和時鐘控制信號： MCLK、 ECLK、 nRESET、 nWAIT。 ? 地址類信號： A[31..0]、 nRW、 MAS[1..0]、 nOPC、 nTRANS、 LOCK、 TBIT。 ? 存儲器請求信號： nMREQ、 SEQ。 ? 數(shù) 據(jù) 時 序 信 號 ： D[31..0] 、 DIN[31..0] 、 DOUT[31..0] 、 ABORT 、BL[3..0]。 NEUSOFT Institute of Information Technology, ChengDu Date: 12. Sept. 2022 存儲器接口 Ⅲ 3