[高等教育]eda技術(shù)試驗(yàn)問(wèn)答題答案基本包含(編輯修改稿)
2025-02-03 21:06 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 輸出雙向口 、 寄存器輸出 、 寄存器輸出雙向口 等。 說(shuō)明 GAL 是怎樣實(shí)現(xiàn)可編程組合電路與時(shí)序電路的 ? 答： GAL（ 通用陣列邏輯器件 ） 是 通過(guò)對(duì)其中的 OLMC（輸出邏輯宏單元）的編程和 三種模式配置 （ 寄存器模式 、 復(fù)合模式 、簡(jiǎn)單模式 ），實(shí)現(xiàn) 組合電路 與 時(shí)序電路 設(shè)計(jì)的。 22 什么是基于 乘積項(xiàng)的可編程邏輯結(jié)構(gòu) ? P33~34， 40 答： GAL、 CPLD 之類都是 基于乘積項(xiàng) 的 可編程 結(jié)構(gòu) ；即包含有 可編程與陣列 和 固定的或陣列的 PAL（可編程陣列邏輯） 器件構(gòu)成。 24 與傳統(tǒng)的測(cè)試技術(shù)相比，邊界掃描技術(shù)有何優(yōu)點(diǎn) ? P47~50 答： 使用 BST（ 邊界掃描 測(cè)試 ） 規(guī)范測(cè)試 ， 不必使 用物理探針 ，可在器件正常工作時(shí)在系統(tǒng)捕獲測(cè)量的功能數(shù)據(jù) ?？朔鹘y(tǒng)的外探針測(cè)試法和“針床”夾具測(cè)試法來(lái)無(wú)法對(duì) IC 內(nèi)部節(jié)點(diǎn)無(wú)法測(cè)試的難題。 25 解釋編程與配置這兩個(gè)概念。 P58 答：編程： 基于 電可擦除存儲(chǔ)單元的 EEPROM 或 Flash 技術(shù) 。 CPLD 一股使用此技術(shù)進(jìn)行 編程。CPLD 被編程后改變了電可擦除存儲(chǔ)單元中的信息， 掉電后可保存 。電可擦除編程工藝的優(yōu)點(diǎn)是編程后 信息不會(huì)因掉電而丟失 ，但 編程次數(shù) 有限 ， 編程的速度不快 。 配置： 基于 SRAM 查找表的編程單元 。編程 信息是保存在 SRAM 中 的， SRAM 在 掉電后編程信息立即丟失 ，在 下次上電后，還需要重新載入編程信息 。 大部分 FPGA 采用該種 編程 工藝。該 類器件的編程一般稱為配置 。對(duì)于 SRAM 型 FPGA 來(lái)說(shuō)， 配置次數(shù)無(wú)限 ，且 速度快 ； 在 加電時(shí)可隨 時(shí)更改邏輯 ；下載信息的保密性也不如 電可擦除 的編程。 26 請(qǐng)參閱相關(guān)資料，并回答問(wèn)題：按本章給出的歸類
試題試卷相關(guān)推薦
鄂ICP備17016276號(hào)-1