計算機硬件技術基礎實驗6-中規(guī)模集成電路的應用(編輯修改稿)
2025-02-03 00:55 本頁面
【文章內(nèi)容簡介】 74LS138 譯碼器邏輯功能測試 將譯碼器使能端 G及地址端 C、 B、 A 分別接至邏輯電平開關輸出口，八個輸出端07 YY ??? 依次連接在邏輯電平顯示器的八個輸入口上，撥動邏輯電平開關，按表 逐項測試 74LS138 的邏輯功能。 用 74LS138 構成時序脈沖分配器 參照圖 ，時鐘脈沖 CP頻率約為 10KHz（原理圖上標識為 Data In 的引腳）， 該信號作為數(shù)據(jù)輸入 ，完成相關實驗，畫出分配器的實驗電路，用示波器觀察和記錄在地址端 A A A0分別取 000～ 111 8 種不同狀態(tài)時 70 YY ??? 端的輸出波形，注意輸出波形與 CP 輸入波形之間的相位關系。 假如要求要求分配器輸出端 70 YY ??? 的信號與 CP 輸入信號同相，應該如何設計？畫出原理圖并驗證。 用兩片 74LS138 組合成一個 4 線 — 16 線譯碼器，并進行實驗。 思考題：如何實驗 74LS138 實現(xiàn) 532 譯碼？設計電路，并實驗驗證 將 5 線 32 線譯碼器的 5 根
公司管理相關推薦
鄂ICP備17016276號-1