【文章內(nèi)容簡介】 作為滿足用戶需求的專用集成電路使用了。 可編程邏輯器件，不僅速度快、集成度高，并且能隨心所欲地完成用戶定義的邏輯功能，還可以加密和重新編程，其編程次數(shù)最大可達 1 萬次以上。使用可編程邏輯器件可以大大簡化硬件系統(tǒng)、降低成本、提高系統(tǒng)的可靠性、靈活性和保密性。 PLD 的出現(xiàn)，打破了由中小規(guī)模通用型集成電路和大規(guī)模專用集成電路壟斷的局面，在通信、數(shù)據(jù)處 第 6 頁 西華大學(xué)課程設(shè)計說明書 理、網(wǎng)絡(luò)、儀器、工業(yè)控制、軍事和航空航天等眾多領(lǐng)域得到廣泛應(yīng)用，可以預(yù)見，不久的將來， PLD 將在集成電路市場占統(tǒng)治地位。 硬件描述語言介紹 常用的硬件描述語言有 VHDL、 Verilog、 ABEL。 VHDL：作為 IEEE 的工業(yè)標準硬件描述語言，在電子工程領(lǐng)域，已成為事實上的通用硬件描述語言。 Verilog：支持的 EDA 工具較多，適用于 RTL 級和門電路級的描述，其綜合過程較VHDL 稍簡單，但其在高級描述方面不如 VHDL。 ABEL：一種支持各種不同輸入方式的 HDL，被廣泛用于各種可編程邏輯器件的邏輯功能設(shè)計，由于其語言描述的獨立性，因而適用于各種不同規(guī)模的可編程器件的設(shè)計。 軟件開發(fā)工具 Quartus II 簡介 Altera 的 Quartus II 設(shè)計軟件提供了完整的多平臺設(shè)計環(huán)境，它可以輕易滿足各種特定設(shè)計的需要，也是單芯片可編程系統(tǒng) (SOPC) 設(shè)計的綜合性環(huán)境和 SOPC 開發(fā)的基本設(shè)計工具，并為 Altera DSP 開發(fā)包進行系統(tǒng)模型設(shè)計提供了集成綜合環(huán)境。 Quartus II設(shè)計工具完全支持 VHDL、 Verilog 的設(shè)計流程，其內(nèi)部嵌有 VHDL、 Verilog 邏輯綜合器。 Quartus II 包括模塊化的編譯器。編譯器包括的功能模塊有分析 /綜合器（ Analysis＆ Synthesis） 、適配器（ Fitter）、裝配器 (Assembler)、時序分析器 (Timing Analyzer)、設(shè)計輔助模塊 (Design Assistant)等?？梢酝ㄟ^選擇 Start Compilation （ Processing 菜單）來運行所有的編譯器模塊。 若要單獨運行各個模塊，可以通過選擇 Start（ Processing 菜單），然后從 Start 子菜單中為模塊選擇相應(yīng)的指令。此外，還可以通過選擇 Compiler Tool （ Tools 菜單）并在 Compiler Tool 窗口中運行該模塊來啟動 編譯器模塊。 在 Compiler Tool 窗口中，可以打開該模塊的設(shè)置文件或報告文件，還可以打開其它相關(guān)窗口。 Quartus II 支持層次化的設(shè)計，可以在一個新的編輯輸入環(huán)境中對使用不同輸入設(shè)計方式完成的模塊進行調(diào)試，從而解決原理圖與 HDL 混合輸入設(shè)計的問題。在設(shè)計輸入之后， Quartus II的編譯器將給出設(shè)計輸入的錯誤報告?？梢允褂?Quartus II帶有的 RTL Viewer 觀察綜合后的 RTL 圖。 Quartus II 自動設(shè)計的各主要處理環(huán)節(jié)和設(shè)計流程，包括設(shè)計輸入編輯、設(shè)計分析與綜合、適配、編 譯文件匯編（裝配）、時序參數(shù)提取以及編程下載幾個步驟。 第 7 頁 西華大學(xué)課程設(shè)計說明書 4 單元模塊設(shè)計 本章主 要介紹系統(tǒng)各單元模塊的具體功能，主要包括：時鐘發(fā)生電路；計數(shù)秒數(shù)選擇電路；倒計時控制電路；紅綠燈信號控制電路。系統(tǒng)大體的工作程序是：首先由時鐘發(fā)生電路產(chǎn)生穩(wěn)定的時鐘信號，為下面三個子電路提供同步工作信號。接收到時鐘信號的紅綠燈信號控制電路開始工作，并將產(chǎn)生的重新計數(shù)的輸出使能控制信號發(fā)送給計數(shù)秒數(shù)選擇電路和倒計時控制電路，同時還會將目前電路產(chǎn)生的狀態(tài)信號發(fā)送給前者。接收到重新計數(shù)的信號后計數(shù)秒數(shù)選擇電路就會負責(zé)產(chǎn)生計數(shù)器所需要的計數(shù) 值，并將這一數(shù)值發(fā)送給倒計時控制電路，由它利用發(fā)光二極管顯示倒計時的狀態(tài)。當(dāng)計數(shù)器計時完畢，倒計時控制器就會負責(zé)產(chǎn)生一個脈沖信號發(fā)送給紅綠燈信號控制電路進入下一個狀態(tài)，之后循環(huán)這一過程。 時鐘脈沖發(fā)生電路 在紅綠燈交通信號系統(tǒng)中，大多數(shù)的情況是通過自動控制的方式指揮交通的。因此，為了避免意外事件的發(fā)生，電路必須給出一個穩(wěn)定的時鐘（ clock）才能讓系統(tǒng)正常的工作。因此， hld1 時鐘發(fā)生電路最主要的功能就是產(chǎn)生一些穩(wěn)定的輸出信號，并將其用做后面幾個電路的使能控制與同步信號。 圖 41 時鐘發(fā)生電路 圖 圖 41 時鐘發(fā)生電路 圖中： reset：系統(tǒng)內(nèi)部自復(fù)位信號。 系統(tǒng)輸出信號： ena_scan：將外部的時鐘信號進行分頻處理； ena_1hz：產(chǎn)生每秒一個的脈沖信號； flash_1hz：產(chǎn)生每秒一個脈沖的時鐘信號。 經(jīng)仿真后得到的時序圖如圖 42 和 43 所示。 第 8 頁 西華大學(xué)課程設(shè)計說明書 圖 42 將 clk 經(jīng)分頻處理后得到的 ena_scan 信號 圖 43 時鐘發(fā)生電路時序圖 從圖 42 中可以看出，當(dāng)外部信號發(fā)生器提供了 1kHZ 的時鐘信號后，系統(tǒng)輸出信號 ena_scan 就將時鐘信號進行了 4 分頻。從圖 43又可以看出，當(dāng)加入 1kHZ 的時 鐘信號后， ena_1hz 產(chǎn)生了周期為一秒的脈沖信號， 給予圖 48 紅綠燈信號控制電路。flash_1hz 產(chǎn)生了周期為一秒的脈沖時鐘信號 ，圖 48紅綠燈信號控制電路 。 在這段程序的設(shè)計過程中最大的特點就是引用了參數(shù)化的概念，即使用了常數(shù)(constant)。常數(shù)的定義和設(shè)置主要是為了使程序更容易閱讀和修改，只要改變了常量的數(shù)值，使用到該常數(shù)的地方都會隨著更新而使用新的常數(shù)值。這就使設(shè)計的靈活性增強了。例如程序中用到的： constant scan_bit:positive:=2。signal clk_scan_ff: std_logic_vector (scan_bit1 downto 0)。第一句就是將 scan_bit 設(shè)為常數(shù)‘ 2’，這個數(shù)值是可以根據(jù)設(shè)計的需要任意設(shè)定的。第二句是定義一個信號，它的位數(shù)就是 (scan_bit1),因為之前 scan_bit設(shè)定的值為 2，所以信號的位數(shù)就是 2 位。如果想增減信號的位數(shù)，只需要改動常數(shù)的賦值就可以了。 計 時 /倒計數(shù) 電路 計數(shù)秒數(shù)選擇電路 當(dāng)通過交通路口時，如果能在一個方向增添一個倒計時顯示器對車輛、行人加以提示，可能會有更好的效果。因此 ,hld2 計數(shù)秒數(shù)選擇電路 (見圖 44)最主要的功能就是負責(zé)輸出顯示器需要的數(shù)值（即倒數(shù)的秒數(shù)值），作為倒計時顯示器電路的計數(shù)秒數(shù)。 第 9 頁 西華大學(xué)課程設(shè)計說明書 圖 44 計數(shù)秒數(shù)選擇電路 系統(tǒng)輸入信號： clk：由外部信號發(fā)生器提供 1kHZ 的時鐘信號； reset：系統(tǒng)內(nèi)部自復(fù)位信號； ena_scan：接收由時鐘發(fā)生電路提供的 250Hz 的時鐘脈沖信號； recount：接收由交通燈信號控制電路產(chǎn)生的重新計數(shù)的使能控制信號；sign_state：接收由交通燈信號控制電路產(chǎn)生的狀態(tài)信號。 系統(tǒng)輸出信號： load：負責(zé)產(chǎn)生計數(shù)器所需要的計數(shù)數(shù)值。 經(jīng)仿真后的時序圖 (見圖 45)： 圖 45 計數(shù)秒數(shù)選擇電路時序圖 由計數(shù)描述選擇電路的時序圖 (見圖 7)可以看出這段程序中定義了在正常車流量情況下，東西及南北方向紅燈、黃燈和綠燈需要維持的秒數(shù)分別是 15s、 5s 和 25s。 當(dāng)外部信號發(fā)生器提供了 1kHZ 的時鐘信號，并且重新計數(shù)信號 (recount)為“ 1”時 ,load 信號就會按照預(yù)先設(shè)置的數(shù)值逐 1 遞減 ,直至減到零為止 ,當(dāng)下一個重新計數(shù)信號 (recount)再次為“ 1”時，會重復(fù)此過程。 在這段程序的設(shè)計中用到了 conv_std_logic_vector(value,n)語句，它的用法就是將已經(jīng)定義的數(shù)值 (value)轉(zhuǎn)換成 n 位 (bit)的表示方法。例如程序中： when 000=load=conv_std_logic_vector(greenew_time,8)。就是將十進制的 25轉(zhuǎn)換成十 第 10 頁 西華大學(xué)課程設(shè)計說明書 六進制的 19，這就使設(shè)計減少了很多不必要的麻煩。 倒計時控制電路 通過日常生活中的觀察，我發(fā)現(xiàn)在一些交通路口已經(jīng)開始使用倒計時顯示器，它們的作用就是用來提示車輛行人目前還有多長時間信號燈會發(fā)生變化，這樣車輛行人就可以提前判斷是否有足夠的時間通過路口，進而就可以避免很多意外事故的發(fā) 生。例如：南北方向綠燈，車輛處于正常行駛中，東西方向紅燈，車輛處于等待中，若南北方向行駛的車輛看到倒計時顯示器上可以通行的時間很短，可能就會放慢速度等待下一次通行，這樣在東西方向綠燈時，車輛就能夠正常行駛，不會為等待南北方向強行的車輛而耽誤更多的時間。如此循環(huán)下去，道路就會暢通無阻了?？紤]到有些路口的交通擁堵現(xiàn)象較為嚴重，車輛會在道路上排成很長的一隊，這樣排在較遠距離的司機就很難看清楚倒計時顯示器上變化的數(shù)字