第2章微型計(jì)算機(jī)基礎(chǔ)(編輯修改稿)
2024-11-17 08:12 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 同時(shí)執(zhí)行更多的指令 ?例如， PIII為 14個(gè)階段， P4為 20個(gè)階段 (超級(jí)流水線 ) 38 結(jié)論 ?指令預(yù)取隊(duì)列的存在使 EU和 BIU兩個(gè)部分可同時(shí)進(jìn)行工作，從而帶來(lái)了以下兩個(gè)好處： ?提高了 CPU的效率 ?降低了對(duì)存儲(chǔ)器存取速度的要求 39 8088/8086 CPU的特點(diǎn) ? 采用并行流水線工作方式 ? 對(duì)內(nèi)存空間實(shí)行分段管理： ? 每段大小為 16B～ 64KB ? 用段地址和段內(nèi)偏移實(shí)現(xiàn)對(duì) 1MB空間的尋址 ? 設(shè)置地址段寄存器指示段的首地址 ? 支持多處理器系統(tǒng)； ? 片內(nèi)無(wú)浮點(diǎn)運(yùn)算部件，浮點(diǎn)運(yùn)算由數(shù)學(xué)協(xié)處理器 8087支持（或用軟件模擬） 注： 80486DX以后的 CPU已將數(shù)學(xué)協(xié)處理器作為標(biāo)準(zhǔn)部件集成到 CPU內(nèi)部 40 8088CPU的兩種工作模式 ?8088可工作于兩種模式： ?最小模式和最大模式 ?最小模式 為單處理機(jī)模式，控制信號(hào)較少，一般可不必外接總線控制器。 ?最大模式 為多處理機(jī)模式，控制信號(hào)較多， CPU必須通過(guò)總線控制器與總線相連。 41 二、 8088 CPU的引線及功能 引腳定義的方法可大致分為： ： ? 每個(gè)引腳只傳送一種信息（ RD等）； ? 引腳電平的高低不同的信號(hào)（ IO/M等）； ? CPU工作于不同方式有不同的名稱(chēng)和定義（ WR/LOCK 等）； ? 分時(shí)復(fù)用引腳（ AD7 ～ AD0 等） ； ? 引腳的輸入和輸出分別傳送不同的信息（ RQ/GT等）。 42 主要引線（最小模式下） ? 8088是工作在最小還是最大模式由 MN/MX端狀態(tài)決定： MN/MX=0時(shí)工作于最大模式，反之工作于最小模式。 數(shù)據(jù)信號(hào)線 (DB)與地址信號(hào)線 (AB)： ? AD7～ AD0： 三態(tài)，地址 /數(shù)據(jù)復(fù)用線。 ALE有效時(shí)為地 址的低 8位。地址信號(hào)有效時(shí)為輸出，傳送 數(shù)據(jù)信號(hào)時(shí)為雙向。 ? A19～ A16： 三態(tài)，輸出。高 4位地址信號(hào)，與狀態(tài)信號(hào) S6S3分時(shí)復(fù)用。 ? A15～ A8 ： 三態(tài)，輸出。 輸出 8位地址信號(hào) 。 43 主要的控制和狀態(tài)信號(hào) ? WR： 三態(tài)，輸出。寫(xiě)命令信號(hào)； ? RD： 三態(tài)，輸出。讀命令信號(hào)； ? IO/M： 三態(tài)，輸出。指出當(dāng)前訪問(wèn)的是存儲(chǔ)器還是 I/O接 口。高： I/O接口，低：內(nèi)存 ? DEN： 三態(tài)，輸出。低電平時(shí)，表示 DB上的數(shù)據(jù)有效； ? RESET： 輸入，為高時(shí)， CPU執(zhí)行復(fù)位； ? ALE： 三態(tài)，輸出。高： AB地址有效； ? DT/ R： 三態(tài)，輸出。數(shù)據(jù)傳送方向，高： CPU輸出， 低： CPU輸入 44 [例 ]： ? 當(dāng) WR=1， RD=0， IO/M=0時(shí)，表示CPU當(dāng)前正在進(jìn)行 讀存儲(chǔ)器 操作。 45 READY信號(hào) (輸入 )： 用于協(xié)調(diào) CPU與存儲(chǔ)器、 I/O接口之間的速度差異 READY信號(hào)由存儲(chǔ)器或 I/O接口發(fā)出。 READY=0時(shí)， CPU就在 T3后插入 TW周期，插入的TW個(gè)數(shù)取決于 READY何時(shí)變?yōu)楦唠娖健? 46 中斷請(qǐng)求和響應(yīng)信號(hào) ? INTR： 輸入，可屏蔽中斷請(qǐng)求輸入端。 高：有 INTR中斷請(qǐng)求 ? NMI： 輸入，非屏蔽中斷請(qǐng)求輸入端。 低 ?高，有 NMI中斷請(qǐng)求 ? INTA： 輸出，對(duì) INTR信號(hào)的響應(yīng)。 47 總線保持信號(hào) ? HOLD： 總線保持請(qǐng)求信號(hào)輸入端。當(dāng) CPU 以外的其他設(shè)備要求占用總線時(shí)， 通過(guò)該引腳向 CPU發(fā)出請(qǐng)求。 ? HLDA： 輸出，對(duì) HOLD信號(hào)的響應(yīng)。為高 電平時(shí)，表示 CPU已放棄總線控制 權(quán)，所有三態(tài)信號(hào)線均變?yōu)楦咦锠? 態(tài)。 48 三、 8088CPU的內(nèi)部結(jié)構(gòu) ?8088內(nèi)部由兩部分組成： 執(zhí)行單元（ EU） 總線接口單元（ BIU） 49 執(zhí)行單元 EU ?功能 : 執(zhí)行指令 從指令隊(duì)列中取指令代碼 譯碼 在 ALU中完成數(shù)據(jù)的運(yùn)算 運(yùn)算結(jié)果 的特征保存在標(biāo)志寄存器 FLAGS中。 50 執(zhí)行單元包括 算術(shù)邏輯單元（運(yùn)算器） 8個(gè)通用寄存器 1個(gè)標(biāo)志寄存器 EU部分控制電路 51 總線接口單元 BIU ?功能： ?從內(nèi)存中取指令送入指令預(yù)取隊(duì)列 ?負(fù)責(zé)與內(nèi)存或輸入 /輸出接口之間的數(shù)據(jù)傳送 ?在執(zhí)行轉(zhuǎn)移程序時(shí)， BIU使指令預(yù)取隊(duì)列復(fù)位，從指定的新地址取指令，并立即傳給執(zhí)行單元執(zhí)行 。 52 8088的內(nèi)部寄存器 ?含 14個(gè) 16位寄存器，按功能可分為三類(lèi) 8個(gè)通用寄存器 4個(gè)段寄存器 2個(gè)控制寄存器 53 通用寄存器 數(shù)據(jù)寄存器（ AX， BX， CX， DX） 地址指針寄存器（ SP， BP） 變址寄存器（ SI， DI） 54 數(shù)據(jù)寄存器 ? 8088含 4個(gè) 16位數(shù)據(jù)寄存器，它們又可分為 8個(gè) 8位寄存器，即： ?AX AH， AL ?BX BH， BL ?CX CH， CL ?DX DH， DL 常用來(lái)存放參與運(yùn)算的操作數(shù)或運(yùn)算結(jié)果 55 數(shù)據(jù)寄存器特有的習(xí)慣用法 ? AX： 累加器。多用于存放中間運(yùn)算結(jié)果。所有 I/O指令必須都通過(guò) AX與接口傳送信息； ? BX： 基址寄存器。在間接尋址中用于存放基地址； ? CX： 計(jì)數(shù)寄存器。用于在循環(huán)或串操作指令中存 放循環(huán)次數(shù)或重復(fù)次數(shù)； ? DX： 數(shù)據(jù)寄存器。在 32位乘除法運(yùn)算時(shí)，存放 高 16位數(shù)；在間接尋址的 I/O指令中存放 I/O端口地址。 56 地址指針寄存器 ? SP：堆棧指針寄存器，其內(nèi)容為棧頂?shù)?
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1