計算機(jī)原理考研復(fù)習(xí)(編輯修改稿)
2024-11-15 01:06 本頁面
【文章內(nèi)容簡介】 A9 ～ A0 A9 ～ A0 A9 ～ A0 CS0=A11A10 CS1=A11A10 CS2=A11A10 CS3=A11A10 21 基本概念 存儲原理 SRAM：利用雙穩(wěn)態(tài)觸發(fā)器存儲信息。 DRAM：利用電容存儲電荷存儲信息。 動態(tài)刷新 （ 1）定義：按所存信息定期向電容補充電荷。 （ 3）刷新周期安排方式 集中刷新、分散刷新、異步刷新 （ 2）最大刷新間隔：在此期間必須對所有動態(tài)單元刷新一遍。一般為 2ms。 22 （ 1）隨機(jī)存取方式 存取方式 1）可按地址直接訪問任一單元； 2）訪問時間與單元地址無關(guān)。 訪問時按順序查找，訪問時間與數(shù)據(jù)所在位置有關(guān)。 （ 2）順序存取方式 （ 3）直接存取方式 訪問時先直接指向一個小區(qū)域，再按順序查找，訪問時間與數(shù)據(jù)所在位置有關(guān)。 23 第三章 I/O子系統(tǒng) 總線與接口的基本概念 總線 定義：一組能為多個部件分時共享的公共信息 傳送線路。 1） CPU內(nèi)總線 ： CPU芯片內(nèi)寄存器和算邏部件之間互連的總線。 （ 1）按功能 分類 分類 2） 部件內(nèi)總線 ：插件板內(nèi)各芯片之間互連的總線 3） 系統(tǒng)總線 ：計算機(jī)系統(tǒng)內(nèi)各功能部件之間或各插件板之間互連的總線。 24 4） 外總線 ：計算機(jī)系統(tǒng)之間，或計算機(jī)系統(tǒng)與其他系統(tǒng)之間互連的總線。 （ 2）按時序控制方式 分類 1） 同步總線 ：由控制模塊提供統(tǒng)一的同步時序信號控制總線傳送操作。 （ 3）按數(shù)據(jù)傳送格式 分類 2） 異步總線 ：不采用統(tǒng)一時鐘周期劃分，根據(jù)傳送的實際需要決定總線周期長短，以異步應(yīng)答方式控制總線傳送操作。
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1