【文章內(nèi)容簡介】 9C52RC 具有以下幾個特點： STC89C52RC 與 MCS51系列的單片機在指令系統(tǒng)和引腳上完全兼容； 片內(nèi)有 4k 字節(jié)在線可重復編程快擦寫程序存儲器； 全靜態(tài)工作 ,工作范圍 :0Hz～ 24MHz； 三級程序存儲器加密； 128 8位內(nèi)部 RAM； 遙控器 STC89C52 單片機 步進電機 紅外接收模塊 8 32 位雙向輸入輸出線； 兩個十六位定時器 /計數(shù)器 五個中斷源 ,兩級中斷優(yōu)先級； 一個全雙工的異步串行口； 間歇和掉電兩種工作方式 超強抗干擾 : 高抗靜電 (ESD 保護 ) ,輕松過 2KV/4KV 快速脈沖 干擾 ； 寬電壓 ,不怕電源抖動 ； 寬溫度范圍 ,40℃ ~85℃ ； 禁止 ALE 輸出 。； 超低功耗 : 1 、掉電模式 :典型功耗 μ A ； 2 、空閑模式 :典型功耗 2mA ； 3 、正常工作模式 :典型功耗 4mA7mA ； 4 、掉電模式可由外部中斷喚醒 ,適用于電池供電系統(tǒng) ,如水表、氣表、便攜設備等 .； STC89C52RC 引腳功能 1電源 : ① VCC 芯片電源，接 +5V； ② VSS 接地端； : XTAL XTAL2 晶體振蕩 電路反相輸入端和輸出端。 : 控制線共有 4根： ALE/PROG:地址鎖存允許 /片內(nèi) EPROM 編程脈沖 ① ALE 功能：用來鎖存 P0 口送出的低 8位地址 ② PROG 功能：片內(nèi)有 EPROM 的芯片，在 EPROM 編程期間，此引腳輸入編程脈沖。 PSEN:外 ROM 讀選通信號。 RST/VPD:復位 /備用電源。 ① RST（ Reset）功能：復位信號輸入端。 ② VPD 功能：在 Vcc 掉電情況下，接備用電源。 EA/Vpp:內(nèi)外 ROM 選擇 /片內(nèi) EPROM 編程電源。 ① EA功能：內(nèi)外 ROM 選擇端。 ② Vpp 功能：片內(nèi)有 EPROM 的芯片，在 EPROM 編程期間，施加編程電源 Vpp。 ： P0、 P P P3 共四個八位口。 9 ? P0 口是三態(tài)雙向口，通稱數(shù)據(jù)總線口，因為只有該口能直接用于對外部存儲器的讀 /寫操作。 P0口也用以輸出外部存儲器的低 8位地圖1 址。由于是分時輸出 ,故應在外部加鎖存器將此地址數(shù)據(jù)鎖存，地址鎖存 ,信號用 ALE。 ? P1 口是專門供用戶使用的 I/O 口 ,是準雙向口。 ? P2 口是從系統(tǒng)擴展時作高 8 位地址線用。不擴展外部存儲器時 ,P2口也可以作為用戶 I/O 口線使用 ,P2 口也是準雙向口。 ? P3 口是雙功能口 ,該口的每一位均可獨立地定義為第一 I/O 功能或第二 I/O 功能。作為第一功能使用時操作同 P1口。 P3口的第二功能如表 所示。 表 1 P3 口第二功能 端口引腳 各個功能 RXD（串行口輸入端） TXD（串行口輸出端） INT0_________(外部中斷 0 請求輸入端，低電平有效 ) INT1________(外部中斷 1 請求輸入端，低電平有效 ) T0（定時器 /計數(shù)器 0 計數(shù)脈沖輸入端） T1（定時器 /計數(shù)器 1 計數(shù)脈沖輸入端） WR_______(外部數(shù)據(jù)存儲器寫選通信號輸入端 ,低電平有效 ) RD______（外部數(shù)據(jù)存儲器讀選通信號輸入端，低電平有效） 時鐘電路和復位電路 1）時鐘產(chǎn)生電路 片內(nèi)電路與片外器件就構成一個時鐘產(chǎn)生電路， CPU 的所有操 作均在時鐘脈沖同步下進行。片內(nèi)振蕩器的振蕩頻率非常接近晶振頻率，一般多在 ～24MHz之間選取。 C C2 是反饋電容，其值在 20pF～ 100pF之間選取，典型值為30pF。本電路選用的電容為 30pF，晶振頻率為 12MHz。 振蕩周期＝ s?121 ； 機器周期 sSm ?1? 10 指令周期＝ s?4~1 。 XTAL1 和 XTAL2：片內(nèi)振蕩電路輸入線，這兩個端子用來外接石英晶體和微調電容。在石英晶體的兩個管 腳加交變電場時，它將會產(chǎn)生一定頻率的機械變形，而這種機械振動又會產(chǎn)生交變電場，上述物理現(xiàn)象稱為壓電效應。一般情況下，無論是機械振動的振幅，還是交變電場的振幅都非常小。但是，當交變電場的頻率為某一特定值時，振幅驟然增大，產(chǎn)生共振，稱之為壓電振蕩。這一特定頻率就是石英晶體的固有頻率，也稱諧振頻率。即用來連接 8051 片內(nèi) OSC 的定時反饋回路，如圖 所示。石英晶振起振后要能在 XTAL2 線上輸出一個 3V 左右的正弦波，以便使 MCS51 片內(nèi)的 OSC 電路按石英晶振相同頻率自激振蕩。通常，OSC 的輸出時鐘頻率 fosc 為 ，典型值為 12MHz 或者 。電容 C1 和 C2可以幫助起振，典型值為 30pF，調節(jié)它們可以達到微調 fosc 的目的。如圖 33. 圖 33 時鐘電路 2）單片機復位電路 圖 34為單片機復位電路。單片機在開機時都需要復位，以便中央處理 CPU以及其他功能部件都處于一個 確定的初始狀態(tài)，并從這個狀態(tài)開始工作。單片機的復位后是靠外部電路實現(xiàn)的，在時鐘電路工作后，只要在單片機的 RST 引腳上出現(xiàn) 24 個時鐘振蕩脈沖（ 2 個機器周期）以上的高電平，單片機便可實現(xiàn)初始化狀態(tài)復位。 MCS51單片機的 RST 引腳是復位信號的輸入端。例如：若 MCS51單片機時鐘頻率為 12MHz，則復位脈沖寬度至少應該為 2μ s。 圖 34 復位電路 DS1302 DSl302 是美國 Dallas 公司生產(chǎn)的一種串行實時時鐘 /日歷芯片，以串行方式與單片機進行數(shù)據(jù)傳送，它能夠向單片機提供：秒、分、時、日、月、年、及星期等實時時間信息，并能夠對閏年天數(shù)自動調整，日歷有效至 2100 年。 DSl302由雙電源中較大者供電，使系統(tǒng)在沒有主電源的情況 下也能保持時鐘的連續(xù)運 11 行。片內(nèi)具有 31 個字節(jié)靜態(tài) RAM，可用來保存重要數(shù)據(jù)。 DSl302 具有引腳少、體積小、價格低等優(yōu)點，得到了廣泛應用。但由于其時序要求比較嚴格，應用程序不易編寫，給開發(fā)者帶來不便。為此，本文對其進行詳細分析和闡述并在分析其時序的基礎上給出了 DSl302 與單片機連接的接口電路和通訊子程序。 DS1302 的引腳排列及其內(nèi)部結構 DS1302 的引腳排列如圖 35所示，其引腳描述如表 所示。 圖 35 DS1302 的引 腳排 表 2 DS1302 引腳描述 引腳號 符 號 描 述 引腳號 符 號 描 述 1 Vcc2 備用電源引腳 5 復位引腳 2 X1 晶振引腳 6 I/O 數(shù)據(jù)輸入 /輸出引腳 3 X2 晶振引腳 7 SCLK 串行時鐘輸入引腳 4 GND 電源地引腳 8 Vcc1 主電源引腳 DS1302 串行實時時鐘芯片主要由移位寄存器、控制邏輯、振蕩器、實時時鐘及 31 個字節(jié) RAM 組成 ,其內(nèi)部結構如圖 所示。數(shù)據(jù)傳送前，必須把置為高電平且把提供地址和命令信息的 8 位字節(jié)裝入到移位寄存器。在進行單字節(jié)傳送或多 字節(jié)傳送時，開始的 8 位命令字節(jié)用于指定 40 個字節(jié) (31 個字節(jié) RAM 和 9個字節(jié)時鐘寄存器 )中哪個將被訪問 。 表 3 DS1302 寄存器 寄存器名 命令字 取值范圍 各位內(nèi)容 寫 讀 7 6 5 4 3 2 1 0 秒寄存器 80H 81H 0059 CH 10SEC SEC 分鐘寄存器 82H 83H 0059 0 10MIN MIN 小時寄存器 84H 85H 0112 或 0023 12/24 0 A/M HR HR 日期 寄存器 86H 87H 0128,29,30,31 0 0 10DATE DATE 月份寄存器 88H 89H 0112 0 0 0 10M MONTH 周日寄存器 8AH 8BH 0112 0 0 0 0 0 DAY 年份寄存器 8CH 8DH 0099 10 YEAR YEAR 12 DS1302 數(shù)據(jù)傳輸方式 對 DS1302 進行任何數(shù)據(jù)傳送時 , 第一個數(shù)據(jù)字節(jié)必須是命令字節(jié) , 格式如圖36 所示 , 其最高有效位 MSB (位 7) 必須為邏輯 1。如果它是零 , 禁止寫 DS1302。位 6 為邏輯 0 時指定傳送時鐘 /日歷數(shù)據(jù) 。 邏輯 1指定傳送 RAM 數(shù)據(jù)。位 1 至 5 指定進行輸入或輸出的特定寄存器的地址。最低有效位 LSB (位 0)為邏輯 0 時指定時進行寫操作 (輸入 ) 。 邏輯 1 指定進行讀操作 (輸出 )。命令字節(jié)總是從最低有效LSB (位 0) 開始輸入 [12]。 圖 36 地址 /命令字節(jié) 時鐘 芯片 DS1302是采用 I2C總線來傳輸數(shù)據(jù)的。 I2C(Inter－ Integrated Circuit)總線是一種由 PHILIPS 公司開發(fā)的兩線式串行總線，用于連接微控制器及其外圍設備。 I2C總線產(chǎn)生于在 80 年代，最初為音頻和視頻設備開發(fā)，如今主要在服務器管理中使用，其中包括單個組件狀態(tài)的通信。 I2C 總線最主要的優(yōu)點是其簡單性和有效性。由于接口直接在組件之上，因此 I2C總線占用的空間非常小，減少了電路板的空間和芯片管腳的數(shù)量，降低了互聯(lián)成本?？偩€的長度可高達 25 英尺，并且能夠以 10Kbps 的最大傳輸速率支持 40個組件。 I2C總線的另一個優(yōu)點是，它支持多主控 (multimastering)， 其中任何能夠進行發(fā)送和接收的設備都可以成為主總線。一個主控能夠控制信號的傳輸和時鐘頻率。當然，在任何時間 點上只能有一個主控。 儲存器件 AT24C02 1 概述 AT24C02是一個 2K位串行 CMOS E2PROM， 內(nèi)部含有 256個 8位字節(jié)， CATALYST公司的先進 CMOS 技術實質上減少了器件的功耗。 AT24C02 有一個 16 字節(jié)頁寫緩沖器。該器件通過 IC總線接口進行操作，有一個專門的寫保護功能。 圖 37 AT24C02 管腳配置 13 2 功能描述 AT24C02 支持 IC，總線數(shù)據(jù)傳送協(xié)議 IC，總線協(xié)議規(guī)定任何將數(shù)據(jù)傳送到總線的器件作為發(fā)送器。任何從總線接收數(shù)據(jù)的器件為接收器。數(shù)據(jù)傳送是 由產(chǎn)生串行時鐘和所有起始停止信號的主器件控制的。主器件和從器件都可以作為發(fā)送器或接收器，但由主器件控制傳送數(shù)據(jù)（發(fā)送或接收）的模式，通過器件地址輸入端 A0、 A1 和 A2 可以實現(xiàn)將最多 8個 AT24C02 器件連接到總線上 。 表 4 管腳描述 管腳名稱 功能 A0、 A A2 器件地址選擇 SDA 串行數(shù)據(jù) /地址 SCL 串行時鐘 WP 寫保護 VDD +— 6 V 工作電壓 Vss 地 SCL 串行時鐘 ： AT24C02 串行時鐘輸入管腳用于產(chǎn)生器件所有數(shù)據(jù)發(fā)送或接收的時鐘，這是一個輸入管腳。 SDA 串行數(shù)據(jù) /地址 ： AT24C02 雙向串行數(shù)據(jù) /地址管腳用于器件所有數(shù)據(jù)的發(fā)送或接收， SDA 是一個開漏輸出管腳，可與其它開漏輸出或集電極開路輸出進行線或（ wireOR）。 A0、 A A2 器件地址輸入端 ： 這些輸入腳用于多個器件級聯(lián)時設置器件地址，當這些腳懸空時默認值為0。當使用 AT24C02 時最大可級聯(lián) 8個器件。如果只有一個 AT24C02 被總線尋址，這三個地址輸入腳（ A0、 A A2 ）可懸空或連接到 Vss，如果只有一個 AT24C02 被總線尋址這三個地址輸入腳（ A0、 A A2 ）必須連 接到 Vss。 WP 寫保護 ： 如果 WP 管腳連接到 Vcc，所有的內(nèi)容都被寫保護只能讀。當 WP 管腳連接到Vss 或懸空允許器件進行正常的讀 /寫操作 。 總線的基本結構： 采用 I2C 總線標準的單片機或 IC 器件，其內(nèi)部不僅有 I2C 接口電路，而且將內(nèi)部各單元電路按功能劃分為若干相對獨立的模塊，通過軟件尋址實現(xiàn)片選，減少了器件片選線的連接。 CPU 不僅能通過指令將某個功能單元電路掛靠或摘離總線，還可對該單元的工作狀況進行檢測，從而實現(xiàn)對硬件系統(tǒng)的既簡單又靈活的擴展與控制。 在數(shù)據(jù)傳送過程中，必須確認數(shù)據(jù)傳送的開始 和結束。 在 I2C 總線技術規(guī)范中，開始和結束信號（也稱啟動和停止信號）的定義如圖 2 所示。當時鐘線 SCL 為高電平時，數(shù)據(jù)線