【文章內(nèi)容簡介】 著 GPRS 業(yè)務(wù)。 AT+CIPCSGP:用于設(shè)置 CSD 或 GPRS 鏈接模式。 發(fā)送： AT+CIPCSGP=1， ” CMNET”，設(shè)置為 GPRS 連接，接入點為” CMNET”。 AT+CLPORT，用于設(shè)置本地端口號。 發(fā)送： AT+CLPORT=” TCP” ,” 8086”， 即設(shè)置 TCP 連接本地端口號為 8086。 AT+CIPSTART：用于建立 TCP 連接或注冊 UDP 端口號。 發(fā)送 :AT+CIPSTART=” TCP” ,” ” ,” 8086”，模塊將建立一個 TCP 連接，連接目標(biāo)地址 為： ，連接端口號為 8086，連接成功會返回： CONNECT OK。 AT+CIPSEND：用于發(fā)送數(shù)據(jù)。 在連接成功后發(fā)送： AT+CIPSEND，模 塊返回： ，此時 可以輸入要發(fā)送的數(shù)據(jù)，最大可以一次發(fā)送 1352 字節(jié)，數(shù)據(jù)輸入完后，同發(fā)短信一樣，輸入 十六進制的： 1A(0X1A), 啟動發(fā)送數(shù)據(jù)。在數(shù)據(jù)發(fā)送完成后，模塊返回： SEND OK，表示發(fā)送 成功。 AT+CIPSTATUS:用于查詢當(dāng)前連接狀態(tài)。 發(fā)送 :AT+CIPSTATUS，模塊即 返回當(dāng)前連接狀態(tài)。 AT+CIPCLOSE:用于關(guān)閉 TCP/UDP 連接。 發(fā)送 :AT+CIPCLOSE=1,即可快 速關(guān)閉當(dāng)前 TCP/UDP 連接。 AT+CIPSHUT:用于關(guān)閉移動場景。 發(fā)送： AT+CIPSHUT，則可以關(guān)閉移 動場景，關(guān)閉場景后連接狀態(tài)為： IP INITIAL，可以 通過發(fā)送： AT+CIPSTATUS，查詢。另外，在連接建立后，如果收到： +PDP： DEACT， 則必須 發(fā)送： AT+CIPSHUT，關(guān)閉場景后，才能實現(xiàn)重連。 GPIO 口 功能描述 每個 GPI/O 端口有兩個 32 位配置寄存器 (GPIOx_CRL， GPIOx_CRH)，兩個 32位數(shù)據(jù)寄存器 (GPIOx_IDR 和 GPIOx_ODR)，一個 32 位置位 /復(fù)位寄存器(GPIOx_BSRR)，一個 16 位復(fù)位寄存 器 (GPIOx_BRR)和一個 32 位鎖定寄存器(GPIOx_LCKR)。 根據(jù)數(shù)據(jù)手冊中列出的每個 I/O 端口的特定硬件特征， GPIO 端口的每個位可以由軟件分別配置 成多種模式。 河南工程學(xué)院本科畢業(yè)設(shè)計 8 ─ 輸入浮空 ─ 輸入上拉 ─ 輸入下拉 ─ 模擬輸入 ─ 開漏輸出 ─ 推挽式輸出 ─ 推挽式復(fù)用功能 ─ 開漏復(fù)用功能 每個 I/O 端口位可以自由編程，然而 I/0 端口寄存器必須按 32 位字被訪問 (不允許半字或字節(jié)訪 問 )。 GPIOx_BSRR和 GPIOx_BRR寄存器允許對任何 GPIO寄存器的讀 /更改的獨立訪問；這 樣，在讀和更改訪問之間產(chǎn)生 IRQ時不會發(fā)生危險。 下圖給出了一個 I/O端口位的基本結(jié)構(gòu)。 I/O端口位的基本結(jié)構(gòu) 5伏兼容 I/O端口位的基本結(jié)構(gòu) 河南工程學(xué)院本科畢業(yè)設(shè)計 9 (1) VDD_FT 對 5伏容忍 I/O腳是特殊的，它與 VDD不同 端口位配置表 輸出模式位 I/O(GPIO) 復(fù)位期間和剛復(fù)位后，復(fù)用功能未開啟， I/O 端口被配置成浮空輸入模式(CNFx[1:0]=01b， MODEx[1:0]=00b)。 復(fù)位后， JTAG引腳被置于輸入上拉或下拉模式： ─ PA15： JTDI置于上拉模式 ─ PA14： JTCK置于下拉模式 ─ PA13： JTMS置于上拉模式 ─ PB4： JNTRST置于上拉模式 STM32F10xxx 參考手冊 當(dāng)作為輸出配置時，寫到輸出數(shù)據(jù)寄存器上的值(GPIOx_ODR)輸出到相應(yīng)的 I/O引腳。 可以以推 挽模式或開漏模式 (當(dāng)輸出 0時，只有 NMOS被打開 )使用輸出驅(qū)動器。 輸入數(shù)據(jù)寄存器 (GPIOx_IDR)在每個 APB2時鐘周期捕捉 I/O引腳上的數(shù)據(jù)。 所有 GPIO 引腳有一個內(nèi)部弱上拉和弱下拉，當(dāng)配置為輸入時，它們可以被激活也可以被斷開 單獨的位設(shè)置或位清除 當(dāng)對 GPIOx_ODR的個別位編程時，軟件不需要禁止中斷：在單次 APB2寫操作里，可以只更改 一個或多個位。 這是通過對“置位 /復(fù)位寄存器” (GPIOx_BSRR，復(fù)位是 GPIOx_BRR)中想要更改的位寫’ 1’來 實現(xiàn)的。沒被選擇的位將不被更改。 河南工程學(xué)院本科畢業(yè)設(shè)計 10 外部中斷 /喚醒線 所有端口都有外部中斷能力。為了使用外部中斷線，端口必須配置成輸入模式。 復(fù)用功能 (AF) 使用默認復(fù)用功能前必須對端口位配置寄存器編程。 ● 對于復(fù)用的輸入功能，端口必須配置成輸入模式 (浮空、上拉或下拉 )且輸入引腳必須由外部 驅(qū)動 注意： 也可以通過軟件來模擬復(fù)用功能輸入引腳，這種模擬可以通過對 GPIO 控制器編程來實現(xiàn)。此 時，端口應(yīng)當(dāng)被設(shè)置為復(fù)用功能輸出模式。顯然，這時相應(yīng)的引腳不再由外部驅(qū)動，而是通過 GPIO 控制器由軟件來驅(qū)動。 ● 對于復(fù)用輸出功能，端口必須配置成復(fù)用功能輸出模式 (推挽或開漏 )。 ● 對于雙向復(fù)用功能，端口位必須配置復(fù)用功能 輸出模式 (推挽或開漏 )。這時，輸入驅(qū)動器被 配置成浮空輸入模式。 如果把端口配置成復(fù)用輸出功能，則引腳和輸出寄存器斷開，并和片上外設(shè)的輸出信號連接。 如果軟件把一個 GPIO 腳配置成復(fù)用輸出功能，但是外設(shè)沒有被激活，它的輸出將不確定。 GPIO 鎖定機制 鎖定機制允許凍結(jié) IO配置。當(dāng)在一個端口位上執(zhí)行了鎖定 (LOCK)程序，在下一次復(fù)位之前，將 不能再更改端口位的配置。 輸入配置 當(dāng) I/O端口配置為輸入時： ● 輸出緩沖器被禁止 ● 施密特觸發(fā)輸入被激活 ● 根據(jù)輸入配置 (上拉，下拉或浮動 )的不同，弱上拉和下拉電阻被連接 ● 出現(xiàn)在 I/O腳上的數(shù)據(jù)在每個 APB2時鐘被采樣到輸入數(shù)據(jù)寄存器 ● 對輸入數(shù)據(jù)寄存器的讀訪問可得到 I/O狀態(tài) 下圖給出了 I/O端口位的輸入配置 輸入浮空 /上拉 /下拉配置 河南工程學(xué)院本科畢業(yè)設(shè)計 11 (1) VDD_FT 對 5伏容忍 I/O腳是特殊的，它與 VDD不同 輸出配置 當(dāng) I/O端口被配置為輸出時： ● 輸出緩沖器被激活 ─ 開漏模式：輸出寄存器上的’ 0’激活 NMOS，而輸出寄存器上的’ 1’將端口置于高阻狀態(tài) (PMOS從不被激活 )。 ─ 推挽模式：輸出寄存器上的’ 0’激活 NMOS，而輸出寄存器上的’ 1’將激活 PMOS。 ● 施密特觸發(fā)輸入被激活 ● 弱上拉和下拉電阻被禁止 ● 出現(xiàn)在 I/O腳上的數(shù)據(jù)在每個 APB2時鐘被采樣到輸入數(shù)據(jù)寄存器 ● 在開漏模式時，對輸入數(shù)據(jù)寄存器的讀訪問可得到 I/O狀態(tài) ● 在推挽式模式時，對輸出數(shù)據(jù)寄存器的讀訪問得到后一次寫的值。 下圖給出了 I/O端口位的輸出配置 輸出配置 (1) VDD_FT 對 5伏兼容 I/O腳是特殊的，它與 VDD 不 同 復(fù)用功能配置 當(dāng) I/O端口被配置為復(fù)用功能時： ● 在開漏或推挽式配置中，輸出緩沖器被打開 ● 內(nèi)置外設(shè)的信號驅(qū)動輸出緩沖器 (復(fù)用功能輸出 ) ● 施密特觸發(fā)輸入被激活 ● 弱上拉和下拉電阻被禁止 ● 在每個 APB2時鐘周期，出現(xiàn)在 I/O腳上的數(shù)據(jù)被采樣到輸入數(shù)據(jù)寄存器 ● 開漏模式時，讀輸入數(shù)據(jù)寄存器時可得到 I/O口狀態(tài) ● 在推挽模式時，讀輸出數(shù)據(jù)寄存器時可得到后一次寫的值 節(jié) AFIO 寄存器描述。 下圖示出了 I/O端口位的復(fù)用功能配置。 詳見 一組復(fù)用功能 I/O寄存器允許用戶把一些復(fù)用功能重新映象到不 同的引腳。 河南工程學(xué)院本科畢業(yè)設(shè)計 12 復(fù)用功能配置 (1) VDD_FT 對 5伏兼容 I/O腳是特殊的，它與 VDD不同 模擬輸入配置 當(dāng) I/O端口被配置為模擬輸入配置時： ● 輸出緩沖器被禁止； ● 禁止施密特觸發(fā)輸入，實現(xiàn)了每個模擬 I/O 引腳上的零消耗。施密特觸發(fā)輸出值被強置 為’ 0’； ● 弱上拉和下拉電阻被禁止； ● 讀取輸入數(shù)據(jù)寄存器時數(shù)值為’ 0’。 下圖示出了