eda課程設計--1616字符發(fā)生器(編輯修改稿)
2025-07-12 15:30 本頁面
【文章內容簡介】 ddress1。 ARCHITECTURE a OF address1 IS BEGIN process(clk,din,reset)— 敏感信號 VARIABLE Q1:STD_LOGIC_VECTOR(4 DOWNTO 0)。標準邏輯變量 BEGIN IF CLK39。EVENT AND CLK=39。139。THEN IF RESET=39。039。OR(Q1=11111)THEN Q1:=00000。 ELSE Q1:=Q1+1。 END IF。 END IF。 CASE Q1(0)IS WHEN 39。039。= 5 LOUT=din。 HOUT=(others=39。039。)。 WHEN 39。139。= HOUT=din。 LOUT=(others=39。039。)。 WHEN OTHERS= null。 END CASE。 ad=Q1。 END PROCESS。 END a。 模塊功能： 地址選擇器包含行選線產生電路和列選線產生電路，從 ROM 中選擇相應的地址輸出。 Clk 為掃描時鐘脈沖，控制掃描速度的快慢； RESET 為復位端，只有在 RESET為高電平 的情況下，在脈沖上升沿到來時， ad 計數(shù)，其中 ad[4..1]輸出掃描驅動信號，接入掃描片選端，依次選中 LED 點陣的各列， din 輸入字符存儲器中每個存儲單元的數(shù)據， hout[7..0]控制 LED 點陣的高 八 位 lout[7..0] 控制 LED 點陣的低 八 位， din 中存儲器中調用的數(shù)據模塊分別由 hout[7..0]或 lout[7..0]輸出，在 LED 點陣中經掃描顯示字符 。 仿真圖： 6 ROM256X8 存儲器 (1).存入 ROM 中的數(shù)據 width=8。 depth=256。 address_radix=hex。 data_radix=hex。 content begin 00:00。01:00。02:fe。03:ff。04:02。05:00。06:02。07:00。 tong 08:92。09
畢業(yè)設計相關推薦
鄂ICP備17016276號-1