【文章內(nèi)容簡介】 型數(shù)據(jù)的功能，下位機具備查詢和修改功能，并且對斷針斷油斷線等故障做出報警。上位機同時可以對控制電機的從單片機發(fā)送轉速設定，控制后報警信號輸入 FLASH 數(shù)據(jù)存儲 狀態(tài)顯示和鍵盤操作 電機控制 PC機接口（ 232 串口通訊） 單 片 機 最小系統(tǒng) 驅動報警電路 南昌航空大學學士學位論文 12 級驅動電機模塊。 工作原理 本設計的工作原理為： 采用單片機最小系統(tǒng)為核心控制模塊，通過 232 串口通訊接口連接 PC 機和單片機控制模塊。 用主單片機控制鍵盤顯示以及 FLASH 存儲花型數(shù)據(jù)。從單片機主要控制轉速設定，同樣通過 PC 機通過 232 串口發(fā)送控制指令使得從單片機可以控制步進電機的轉速，轉角，轉向。 方案論證與比較 提花毛皮機花型輸入系統(tǒng) 主要由 單片機最小系統(tǒng)、串口通訊系統(tǒng)、鍵盤顯示系統(tǒng)、 FLSAH 系統(tǒng)、報警系統(tǒng)、步進電機控制系統(tǒng)等模塊組成， 在單片機的控制下協(xié)調(diào)工作，完成 對花型數(shù)據(jù)傳輸、保存、查詢、修改以及對相關故障報警和步進電機控制等功能 。在形成系統(tǒng)各部分方案時綜合考慮了 可行性、 可靠性 、 精度 、成本等因素， 以 使 整個系統(tǒng)安全可靠、簡易實用 。 單片機的選擇 選擇單片機時考慮了以下幾個要求： (1)可靠性 由于提花毛皮機工作環(huán)境一般比較復雜，這使得其控制系統(tǒng)必須具備較強的抗干擾能力。 (2)內(nèi)部資源 由于 本次設計的程序量較大，且單片機需要采集大量數(shù)據(jù)存儲在外部 RAM 中，設計較復雜。所選單片機必須有足夠的內(nèi)部 ROM 和 RAM。 (3)成本 從整機成本考慮，在能達到設計要求的前提下，單片機的價格越低越好。 基于以上幾點原因，本次設計采用 STC89C52RC 單片機作為核心控制部件。它具有 8K 字節(jié)片內(nèi) Flash 程序存儲器， 256 字節(jié)片內(nèi) RAM 數(shù)據(jù)存儲器；通過了4000V 高壓脈沖測試 ，具有很強的抗干擾性；支持 ISP/IAP(在系統(tǒng)可編程 /在應用可編程 )，無須專用編程器；內(nèi)部集成硬件看門狗 (WDT)，提高了程序運行可靠性。 存儲芯片選擇 選擇存儲芯片時考慮了一下幾個要求： (1)存儲容量 由于設計要求需要存儲 999 行， 1056 列 8位花型數(shù)據(jù)，這使得存儲芯片至少需要 999*1056=1054944 個存儲單元。 南昌航空大學學士學位論文 13 (2)功能 由于本次設計要求掉電后花型數(shù)據(jù)仍然可以保存，使得其必須要求選擇 FLASH、 EEPROM 等掉電后不會丟失記憶的芯片。 (3)成本與速度 從整機成本考慮，在能達到設計要求 的前提下，單片機的價格越低越好。并且由于存儲芯片內(nèi)容不是很大，并且對速度要求不是很高。 基于以上幾點原因，本次設計初期選擇了四片 AT45DB021B 或者一片M29F016D FLASH 存儲器完成存儲單元設計。 AT45DB021B 是一款基于 SPI 通訊總線的串行 FLASH 芯片，節(jié)約單片機的 IO口，但是讀寫時序比較復雜；而 M29F016D相反的，其是一款并行 FLASH 存儲器，讀取速度更快，但是需要占用大量的單片機 IO 口，并且成本較高。其管腳也較小，并且比較多，不易于 PCB 版圖設計和焊接。綜上考慮，最后采用了四片 AT45DB021B 組成花型存儲單元。 AT45DB021B芯片實物圖如圖 所示。 M29DF016D 芯片實物圖如圖 。 圖 AT45DB021B 芯片實物圖 圖 M29DF016D 芯片實物圖 南昌航空大學學士學位論文 14 顯示模塊的比較與選擇 在顯示數(shù)據(jù)時，可選用數(shù)碼管顯示或者液晶顯示。從成本考慮，數(shù)碼管顯示比液晶顯示要低。由于成本以及設計要求綜合考慮，采用數(shù)碼管顯示模式。在顯示譯碼芯片選擇過程中，可選用 HD7279 鍵盤顯示芯片外擴顯示與鍵盤。 HD7279是一種 串行專用顯示鍵盤擴展芯片， IO口占用較少，但是其讀寫時序較為復雜，并且成本較高。而使用 138譯碼芯片與單片機整體設計設計簡單并且成本較為低廉，鍵盤使用單片機 P 口直接擴展，降低成本和軟件設計困難。綜上考慮，在本次設計中將不予采用 HD7279 顯示芯片，而直接使用簡單數(shù)字邏輯器件搭建鍵盤顯示電路。 南昌航空大學學士學位論文 15 3 提花毛皮機花型輸入系統(tǒng)的硬件設計 單片機最小系統(tǒng) 該部分電路是系統(tǒng)控制和數(shù)據(jù)處理的核心，主要由 RS232 串口電路、STC89C52RC單片機及相應的時鐘振蕩電路和 復位電路組成。 RS232串口電路 設計 STC89C52RC 單片機電平為 TTL 電平 (即：高電平 — +5V,低電平 — 0V)，而計算機串口電平為 RS232 電平 (即：高電平 — 12V,低電平 — +12V),所以，計算機與單片機之間進行通訊時需要加電平轉換芯片。 RS232 串口電路如圖 所示。 圖中 MAX232 芯片是專門設計為 TTL電平和 RS232 標準電平做電平轉換的芯片。 RS232 標準電平在 +15V ~ 15V之間，而傳統(tǒng)的 TTL 電平在 0V ~ 5V之間。MAX232 芯片的設計就是為了 完成這個電平之間的轉換。 MAX232 芯片采用單電源 +5V供電，僅需要幾個電容就可以完成 RS232 和 TTL電平之間的轉換，共兩路。其中 R1IN、 R1OUT、 T1IN、 T1OUT 為第一數(shù)據(jù)通道； R2IN、 R2OUT、T2IN、 T2OUT為第二數(shù)據(jù)通道。 TTL/CMOS信號從 T1IN、 T2IN輸入轉換成 RS232數(shù)據(jù)從 T1OUT、 T2OUT 送到電腦的 DP9 插頭； DP9 插頭中 RS232 數(shù)據(jù)從 R1IN、R2IN 輸入轉換成 TTL/CMOS 數(shù)據(jù)后由 R1OUT、 R2OUT 輸出。 南昌航空大學學士學位論文 16 圖 RS232 串口電路 圖 ， RS232 串口電路使用 MAX232CPE 作為電平轉換芯片，通過串口線連接到計算機的 COM 口 (9 針 D 形口 )，用于 STC89C52RC 單片機與上位機通信以及和其他串口設備的數(shù)據(jù)交互。 復位及振蕩電路 復位及振蕩電路如圖 。 南昌航空大學學士學位論文 17 圖 復位及振蕩電路 系統(tǒng)在啟動運行時都要復位，使中央處理器和系統(tǒng)中的其他部件都處于一個確定的初始狀態(tài)，并從這狀態(tài)開始工作。 復位電路由按鍵復位和上電復位兩部分組成。 STC89C52RC 單片機為高電平復位，通常在復位引腳 RST 上連接一個電容到 VCC，再連接一個電阻到 GND，由此形成一個 RC充放電回路，保證單片機在上電時 RST 引腳上有足夠時間的高電平進行復位，隨后回到低電平進入正常工作狀態(tài)，這個電阻和電容的典型值分別為 10KΩ、 10uF。按鍵復位是在復位電容上并聯(lián)一個開關，當開關按下時電容放電， RST 被拉到高電平，由于電容的充電，會保持一段時間的高電平來使單片機復位。 時鐘振蕩電路控制著計算機的工作節(jié)奏。 STC89C52RC 內(nèi)部都有一個反相放大器， XTAL XTAL2 分別是反相放大器輸入和輸出端，外接定時反饋元件就組成振蕩器產(chǎn)生時鐘送 至單片機內(nèi)部的各個部件。如圖 所示，片內(nèi)電路與片外器件構成一個時鐘發(fā)生電路， CPU 的所有操作均在時鐘脈沖同步下進行。片內(nèi)振蕩器的震蕩頻率 fosc非常接近晶振頻率，一般多在 ～ 12MHz 之間選取，南昌航空大學學士學位論文 18 此次采用的時鐘頻率是 。 C C2 為 反饋電容，其值在 5pF～ 30pF 之間選擇 ,其典型值是 30pF，設計中采用 20pF。 單片機采用的是 STC 公司的 89C52RC 芯片 。 該款芯片 是一款 80C51 微控制器 ， 16kB Flash 和 512 字節(jié)的數(shù)據(jù) RAM。 89C52RC 的典型特性 是它的 X2方式選項。利用該特性，設計工程師可使應用程序以傳統(tǒng)的 80C51 時鐘頻率（每個機器周期包含 12 個時鐘）或 X2 方式（每個機器周期包含 6 個時鐘）的時鐘頻率運行，選擇 X2 方式可在相同時鐘頻率下獲得 2 倍的吞吐量。從該特性獲益的另一種方法是將時鐘頻率減半而保持特性不變，這樣可以極大地降低電磁干擾 (EMI)。 Flash 程序存儲器支持并行和串行在系統(tǒng)編程（ ISP）。并行編程方式提供了高速的分組編程（頁編程）方式，可節(jié)省編程成本和上市時間。 ISP允 許在軟件控制下對成品中的器件進行重復編程。應用 固件的產(chǎn)生 /更新能力實現(xiàn)了 ISP 的大范圍應用。 89C52RC 也可采用在應用中編程（ IAP），允許隨時對 Flash 程序存儲器重新配置，即使是應用程序正在運行也不例外。 存儲電路設計 AT45DB021B 芯片簡介 AT45DB021B 是一個僅 伏 供電 ，串行接口閃存 。 非常適合 用于 各種各樣的數(shù)字語音，圖像，程序代碼和數(shù)據(jù)存儲應用。 其內(nèi)存空間有 1024 頁 ， 每 頁 264字節(jié) ，共 2,162,688 位。除了主存儲器， AT45DB021B 還包含兩個 SRAM 數(shù)據(jù)緩沖區(qū) ，每個 264 字節(jié)。該 緩沖器允許接收數(shù)據(jù)，而 且 在主存儲器中的頁被重新編程，以及讀取或寫入一個連續(xù)的數(shù)據(jù)流。 一個自包含三步讀 修改 寫操作 EEPROM 仿真（位或字節(jié)改變能力） 的芯片 是很容易處理。不同于傳統(tǒng)的快閃記憶體， 它可以 隨機訪問多個地址線和一個并行接口，數(shù)據(jù)閃存使用的 SPI 串行界面的順序訪問其數(shù)據(jù)。數(shù)據(jù)閃存支持SPI 模式 0 和模式 3。簡單的串行接口有利于硬件布局，提高了系統(tǒng)的可靠性，最大限度地降低開關噪聲，并減少包裝規(guī)模和活躍引腳數(shù)。該器件經(jīng)過優(yōu)化，使用在許多商業(yè)和工業(yè)應用的高密度，低引腳數(shù)，低電壓和低功耗是至關重要的 。該器件工作在一個典型的有效的讀電流消耗為 4 mA 至 20 MHz 的時鐘頻率。 為了讓簡單的系統(tǒng)內(nèi)可編程，不需要 AT45DB021B 高輸入電壓進行編程。該器件工作在單電源供電， 到 ，兩個方案和讀取操作。該 AT45DB021B 被啟用南昌航空大學學士學位論文 19 通過片選引腳（ CS），并通過一個三線的接口，包括訪問串行輸入（ SI），串行輸出（ SO）和串行時鐘（ SCK）。 所有的編程周期是自定時，并沒有單獨的擦除 周期之前 需要編程。 當芯片從 Atmel 公司出貨后 ，最重要的內(nèi)存頁陣列可能不會被刪除。換句話說，最后一頁的內(nèi)容可能并不充滿 FFH。 芯片圖如 。 圖 AT45DB021B 芯片 AT45DB021B 與單片機接口電路設計 AT45DBO21B 是一款基于 SPI 通訊總線的 串行 FLSAH 芯片。其連接電路圖比較簡單。將其四個芯片 1 腳 SI 并聯(lián)至單片機 ，四個芯片的 8 腳 SO 并聯(lián)至單片機的 ，四個芯片的 2腳 SCK 并聯(lián)接到單片機的 。每個芯片的 4腳CS 接到單片機的 、 、 、 。 4 個芯片的 3 腳 RESET、 5 腳 WP 以及 6 腳 VCC 連接至高電平 VCC，而 7 腳 GND 連接于 GND。 圖 FLASH 存儲電路 SI 和 SO 是數(shù)據(jù)輸入輸出口，用于完成數(shù)據(jù)的讀寫； SCK 是芯片的時鐘信號，由 單片機給出，作為工作基準； CS 是芯片片選信號，通過單片機給低電平信號南昌航空大學學士學位論文 20 選通芯片使某個芯片工作； RESET 和 WP 連接至高電平，使其不會復位和關閉寫保護功能； VCC 和 GND 為芯片提供 的工作電壓。 FLASH 的硬件連接圖如圖 所示。 顯示電路設計 顯示模塊由 6 個數(shù)碼管 、 74HC245 總線收發(fā)器 和 74LS138 譯碼器組成。采用動態(tài)掃描。第一位數(shù)碼管用于顯示當前轉速，第二位數(shù)碼管用于顯示花型數(shù)據(jù) ，后四位數(shù)碼管用于顯示花型地址（行數(shù)或列數(shù)） 如圖 。 圖 顯示與譯碼電路 通過 138 譯碼器選取不同的數(shù)碼管來顯示不同數(shù)據(jù)，用 9012 驅動數(shù)碼管，南昌航空大學學士學位論文 21 采用動態(tài)掃描。 數(shù)碼管為共陽數(shù)碼管。 電阻為上拉電阻，使得 P0 口具備高電平要求。 圖中 74LS138 解碼一八線，根據(jù)條件在三元選擇輸入和三使能輸入。雙有源低一電平有效使能輸入減少需要外部大門或逆變器在擴大。一個 24line 譯碼器可以實現(xiàn)無需外部逆變器，和一個 32line 解碼器 只需要一個逆變器。使能輸入可以用來作為解復用應用程序的數(shù)據(jù)輸入。 可以通過三條信號線的輸入來決定八條信號線的輸出。 電路圖中 74HC245 是一種高速 COMS 器件，管腳同時也可以兼容 TTL電平。工作時間為 7ns。其主要功能是作為三態(tài)輸出的八組總線收發(fā)器， DIR 可以作為方向控制，用于驅動數(shù)碼管或者 LED 等輸入電流要求較高的器件 。 鍵盤電路設計 鍵盤使用經(jīng)典的