【文章內容簡介】 d be omitted if we want to set the baut to 115200,because of the BaudRate Error Tolerance, we need a HCLK which is greater than 50MHZ 。so we set the MDIV to 68,set the PDIV to 1 and set the SDIV to 1 as well so that we can get a FCLK which is 304MHZ 45(6)跳轉到 M_INIT，進行內存初始化工作 45(7)跳轉到 StacksInit，進行堆棧初始化 45(8)跳轉到 UART ，進行串口設置 內存初始化 代碼 46 M_INIT LDR r0, =0x48000000 LDR r1, =0x48000034 （ 1） ADR r2, memdata Initmemloop （ 2） LDR r3, [r2], 4 STR r3, [r0], 4 TEQ r0, r1 BNE initmemloop MOV pc,lr （ 7） memdata DCD 0x22021000 。BWSCON （ 8） DCD 0x00000700 。BANKCON0 (9) DCD 0x00000700 。BANKCON1 DCD 0x00000700 。BANKCON2 DCD 0x00000700 。BANKCON3 DCD 0x00000700 。BANKCON4 DCD 0x00000700 。BANKCON5 DCD 0x00018005 。BANKCON6 DCD 0x00018005 。BANKCON7 DCD 0x008e07a3 。REFRESH (10) DCD 0x000000b1 。BANKSIZE (11) DCD 0x00000030 。MRSRB6 (12) DCD 0x00000030 。MRSRB7 (13) 總線寬度 amp。等待狀態(tài)控制寄存器 寄存器 地址 描述 復位值 BWSCON 0x48000000 總線寬度 amp。等待狀態(tài)控制寄存器 0X00000000 Bank控制寄存器 寄存器 地址 復位值 寄存器 地址 復位值 BANKCON0 0x48000004 0x0700 BANKCON4 0x48000010 0x0700 BANKCON1 0x48000008 0x0700 BANKCON5 0x48000014 0x0700 BANKCON2 0x4800000C 0x0700 BANKCON6 0x4800001C 0x18008 46(1)設置 46(2)設置 GPHCON 的值為 0x48000034，決定 SRAM 對 bank6 與 bank7 使用 UB/LB，并且決定 bank1 的數(shù)據總線寬度為保留的， bank0 的數(shù)據總線寬度為 32bit 46(3) 46(4) 46(5) 46(6) 46(7) 46(8)設置 BWSCON 的值為 0x22021000，決定對 bank6 與 bank7 使用 UB/LB 46(9)將 BANKCON0~7 控制寄 存器復位 46(10) // 0x008e07a3=100011100000011110100011 //23 位： 1：刷新使能有效 //21:20 位： 00： SDRAM RAS 預充電時間 =2clock //19:18 位： 11： SDRAM 半行周期時間 Tsrc=7clock //10:0 位： 1110100011： SDRAM 刷新計數(shù)值 46(11)/0x000000b1=10110001 //7 位： 1： ARM 內 核突發(fā)操作使能有效 //5 位： 1： SCKE 使能 SDRAM power down 模式有效 //4 位： 1： SCLK 僅當訪問周期才被激活 //2:0 位： 001： BANK6/7 存儲分布為 64MB/64MB 46(12)MRSRB6 模式寄存器集寄存器 bank6 46(13)MRSRB7 模式寄存器集寄存器 bank7 //0x00000030=110000