路搶答器課程設(shè)計(jì)(編輯修改稿)
2025-07-09 05:16 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 說(shuō)明： 將 D觸發(fā)器 74LS175 的 16 腳接 “+5 V” 電源， 8 腳接 “ 地 ” 。 74LS192 74LS192 是同步十進(jìn)制可逆計(jì)數(shù)器，它具有雙時(shí)鐘輸入，并具有清除和置數(shù)等功能 。電路可以進(jìn)行反饋，很容易被級(jí)聯(lián)，即把借位輸出端和進(jìn)位輸出端分別反饋到后級(jí)計(jì)數(shù)器的減計(jì)數(shù)輸入端和加計(jì)數(shù)輸入端即可。 其引腳排列圖及功能表為：（圖 4） 其真值表： 說(shuō)明： H=高電平 L=低電平 X=不定（高或低電平） ↑ =由“低”→“高”電平的 躍變 引腳功能表： CPU 計(jì)數(shù)芯片時(shí)鐘脈沖輸入 CPD 倒計(jì)時(shí)時(shí)鐘脈沖輸入 MR 異步主復(fù)位（清除）輸入 PL 異步并行負(fù)載（低電平）輸入 Pn 并行數(shù)據(jù)輸入 838電子 Qn 觸發(fā)器輸出（附注 b ） TCD 終端倒計(jì)時(shí)（借）輸出（注 b ） TCU 終端數(shù)最多輸出 MR PL CPU CPD 工作模式 H X X X 清除 L L X X 預(yù)置 L H H H 保持 L H ↑ H 加計(jì)數(shù) L H H ↑ 減計(jì)數(shù) 74LS10 74LS10 是 3輸入與非門(mén)，含 3個(gè)門(mén)電路 ： 1,2,13 為輸入端， 12為輸出端 。 9,10,11 為輸入端 ,8 為輸出端 。 3,4,5 為輸入端 , 6 為輸出端 。 管腳圖：（圖 5） 74LS21 74LS21 是四輸入與門(mén)，含兩個(gè)門(mén)電路 ： 1,2,4,5,為輸入端， 6為輸出端； 9,10,12,13 為輸入端， 8為輸出端； 管腳圖：（圖 6） 用上述介紹的芯片構(gòu)成搶答部分，其仿真圖為： （圖 7） NE555 搶答 器電路由 NE555 接成音多諧振蕩器，其中 R1=R2=47K，揚(yáng)聲器通過(guò) 10UF 的電容器接在 NE555 IC 的 3 腳與地（ GND）之間。 C1=。其中 555 構(gòu)成多諧振 （ R
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1