數(shù)子時鐘課程設計(編輯修改稿)
2025-07-08 22:50 本頁面
【文章內容簡介】 電路設計 一 、 秒脈沖的產生 秒發(fā)生電路 振蕩器是計時器的核心，振蕩器的穩(wěn)定度和頻率的精確度決定了計時器的準確度。一般來說，振蕩器的頻率越高，計時精度就越高，但耗電量將越大。所以，在設計電路時要根據(jù)需要而設計出最佳電路。 在本設計中，采用的是精度不高的，由集成電路 555 與 RC 組成的多諧振蕩器。其具體電路如下； 振蕩器產生10HZ 時計時電路 秒計數(shù) 電路 分計數(shù)電路 帶譯碼的顯示器 帶譯碼的顯示器 帶譯碼的顯示器 時調節(jié)電路 分調節(jié)電路 分頻產生1HZ 5 根據(jù)原理 （ 2R2+R1） C=t f=1/t=10Hz，取得電容電阻合適值使如上圖。 二 、 分頻得到 1HZ 信號用于基準信號 如電路，是一個用十進制計數(shù)器 74LS90 組成的分頻器，分頻原理是在 74LS90的輸出端子中，從低位輸入 10 個脈沖才從高位輸出 1 個脈沖，這樣一片 74LS90就可以起 10分頻作用輸出的便是 1Hz 的信號，從而可以實現(xiàn)秒脈沖的產生 三、 秒和分 60 進制 計時電路； 秒信號經(jīng)秒計數(shù)器 ，芯片 74LS192 是十進制，逢 10 自動清零符合低位計數(shù)要求，在秒高位向分進位時是 逢 6進位而不是 10進位，在此當秒高位達到 6時， 6 通過一個與非門產生一個低電平來使秒高位清零，此信號同時作為分的驅動信號 ..； 分計時和秒電路相同這里不在累述。 電路如下 : 四、時計時 24 進制。 當時低位達到 4，時高位達到 2時此時要將其清零， 4二進制表示為 (0100),2用二進制表示為（ 0010），兩個 1作為輸入信號經(jīng)過一個與非門，輸出信號接到74LS192 PL 清零端。實現(xiàn) 24 進制。 電路圖如下：
畢業(yè)設計相關推薦
鄂ICP備17016276號-1