【文章內(nèi)容簡介】 鍵 1鍵 2鍵 3鍵 4鍵 5鍵 6鍵 7鍵 8P I O 3 9 P I O 3 2P I O 3 1 P I O 2 8P I O 2 7 P I O 2 4P I O 2 3 P I O 2 0P I O 1 9 P I O 1 6 附 圖 15 實驗電路結(jié)構(gòu)圖 (2）結(jié)構(gòu)圖 ：適用于作加法器、減法器、比較器或乘法器。如欲設(shè)計加法器，可利用鍵 4 和鍵 3 輸入 8 位加數(shù)；鍵 2 和鍵 1 輸入 8 位被加數(shù)，輸入的加數(shù) 和被加數(shù)將顯示于 對應(yīng)的數(shù)碼管 41，相加的和顯示于數(shù)碼管 6 和 5；可令鍵 8控制此加法器的最低位進(jìn)位。 C L O C K 9C L O C K 5C L O C K 2C L O C K 0P I O 4 8P I O 4 9D 1 0 D912345678NO . 2實驗電路結(jié)構(gòu)圖FP G A / C P L D直接與 7 段顯示器相接P I O 4 6 P I O 4 0P I O 3 8 P I O 3 2P I O 3 0 P I O 2 4P I O 2 2 P I O 1 6P I O 4 6 P I O 4 0 接 g , f , e , d , c, b , a P I O 3 8 P I O 3 2 接 g , f , e , d , c, b , aP I O 3 0 P I O 2 4 接 g , f , e , d , c, b , a 七段P I O 2 2 P I O 1 6 接 g , f , e , d , c, b , aP I O 1 5 P I O 1 2P I O 1 1 P I O 8P I O 7 P I O 4P I O 3 P I O 0目標(biāo)芯片鍵 1鍵 2鍵 3鍵 4鍵 5鍵 6鍵 7鍵 8譯碼器譯碼器譯碼器譯碼器 附 圖 16 實驗電路結(jié)構(gòu)圖 (3）結(jié)構(gòu)圖 ：可用于作 VGA 視頻接口邏輯設(shè)計，或使用 4 個數(shù)碼管 8數(shù)碼管 5作 7 段顯示譯碼方面的實驗。 C L O C K 9C L O C K 5C L O C K 2C L O C K 0實驗電路結(jié)構(gòu)圖N O. 3譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器譯碼器D9D 1 6 D 1 5 D 1 4 D 1 3 D 1 2 D 1 1 D 1 0D8 D7 D6 D5 D4 D3 D2 D1P I O 8P I O 9P I O 1 0P I O 1 1P I O 1 2P I O 1 3P I O 1 4P I O 1 5SPEAKER揚聲器12345678目標(biāo)芯片F(xiàn)P G A / C P L DP I O 0P I O 1P I O 2P I O 3P I O 4P I O 5P I O 6P I O 7鍵 1鍵 2鍵 3鍵 4鍵 5鍵 6鍵 7鍵 8P I O 1 5 P I O 8P I O 4 7 P I O 4 4P I O 4 3 P I O 4 0P I O 3 9 P I O 3 6P I O 3 5 P I O 3 2P I O 3 1 P I O 2 8P I O 2 7 P I O 2 4P I O 2 3 P I O 2 0P I O 1 9 P I O 1 6 附 圖 17實驗電路結(jié)構(gòu)圖 (4）結(jié)構(gòu)圖 ：特點是有 8個琴鍵式鍵控發(fā)生器，可用于設(shè)計八音琴等電路系統(tǒng)。 C L O C K 9C L O C K 5C L O C K 2C L O C K 0實驗電路結(jié)構(gòu)圖NO .4目標(biāo)芯片F(xiàn)P G A / C P L D12345678D 1 6 D 1 5 D 1 4P I O 3 P I O 0P I O 7 P I O 4P I O 1 5 P I O 1 2H E XH E XH E X單脈沖單脈沖鍵 1鍵 2鍵 3鍵 4鍵 5鍵 6鍵 7鍵 8P I O 1 1P I O 9P I O 8P I O 1 0P I O 4 7 P I O 4 4P I O 4 3 P I O 4 0P I O 3 9 P I O 3 6P I O 3 5 P I O 3 2串行 輸出顯示串行輸出C L E A RC L O C KL O A D時鐘計數(shù)器D1D2D3D4D5D6D7D8譯碼器譯碼器譯碼器 譯碼器 附 圖 18 實驗電路結(jié)構(gòu)圖 (5）結(jié)構(gòu)圖 ：適合于設(shè)計移位寄存器、環(huán)形計數(shù)器等。電路特點是，當(dāng)在所設(shè)計的邏輯中有串行 2進(jìn)制數(shù) 從 PIO10 輸出時，若利用鍵 7作為串行輸出時鐘信號，則 PIO10 的串行輸出數(shù)碼可以在發(fā)光管 D8 至 D1 上逐位顯示出來，這能很直觀地看到串出的數(shù)值。 C L O C K 9C L O C K 5C L O C K 2C L O C K 0P I O 8D 1 1D 1 2P I O 9D 1 3P I O 1 0D 1 4P I O 1 1D 1 5P I O 1 2P I O 1 3D 1 6D6 D5 D4 D3 D2 D1D7D8)(12345678實驗電路結(jié)構(gòu)圖NO .6目標(biāo)芯片F(xiàn) P G A / C P L D揚聲器SPEAKERP I O 3 P I O 0P I O 7 P I O 4H E XH E XP I O 1 6P I O 1 3 P I O 8P I O 2 3P I O 2 2P I O 2 1P I O 2 0P I O 1 9P I O 1 8P I O 1 7直接與 7 段顯示器相接P I O 4 6 P I O 4 0P I O 3 8 P I O 3 2P I O 3 0 P I O 2 4P I O 2 2 P I O 1 6P I O 4 6 P I O 4 0 接 g , f , e , d , c, b , a P I O 3 8 P I O 3 2 接 g , f , e , d , c, b , aP I O 3 0 P I O 2 4 接 g , f , e , d , c, b , a 七段P I O 2 2 P I O 1 6 接 g , f , e , d , c, b , a鍵 1鍵 2鍵 3鍵 4鍵 5鍵 6鍵 7鍵 8 附 圖 19 實驗電路結(jié)構(gòu)圖 (6）結(jié)構(gòu)圖 ：此電路與 相似，但增加了兩個 4 位 2 進(jìn)制數(shù)發(fā)生器，數(shù)值分別輸入目標(biāo)芯片的 PIO7~PIO4 和 PIO3~PIO0。例如，當(dāng)按鍵 2 時，輸入 PIO7~PIO4 的數(shù)值將顯示于對應(yīng)的數(shù)碼管 2，以便了解輸入的數(shù)值。 C L O C K 9C L O C K 5C L O C K 2C L O C K 0D 1 6 D 1 5 D 1 4 D 1 3 D 1 2 D 1 1 D9D8P I O 4 7D7P I O 4 6D6P I O 4 5D5P I O 4 4D4P I O 4 3D3P I O 4 2D2P I O 4 1 P I O 4 0D1NO . 7實驗電路結(jié)構(gòu)圖SPEAKER揚聲器F P G A / C P L D目標(biāo)芯片12345678P I O 0P I O 2P I O 3P I O 4P I O 5P I O 6P I O 7單脈沖單脈沖單脈沖鍵 1鍵 2鍵 3鍵 4鍵 5鍵 6鍵 7鍵 8P I O 4 7 P I O 4 0P I O 3 9 P I O 3 6P I O 3 5 P I O 3 2P I O 3 1 P I O 2 8P I O 2 7 P I O 2 4P I O 2 3 P I O 2 0P I O 1 9 P I O 1 6譯碼器 譯碼器譯碼器 譯碼器 譯碼器譯碼器 附 圖 110實驗電路結(jié)構(gòu)圖 (7）結(jié)構(gòu)圖 ：此電路適合于設(shè)計時鐘、定時器、秒表 等。因為可利用鍵 8和鍵 5分別控制時鐘的清零和設(shè)置時間的使能；利用鍵 5和 1進(jìn)行時、分、秒的設(shè)置。 C L O C K 9C L O C K 5C L O C K 2C L O C K 0FP G A / C P L DP I O 1 0串行輸入脈沖D 1 6 D 1 5 D 1 48 7 6 5 4 3 2 1NO . 8實驗電路結(jié)構(gòu)圖S P E A K E R揚聲器目標(biāo)芯片P I O 3 9 P I O 3 6P I O 4 3 P I O 4 0P I O 4 7 P I O 4 4預(yù)置串行輸入數(shù)D C B AD C B AD1D2D3D4D5D6D7D8譯碼器譯碼器譯碼器單脈沖 H E XH E XH E X單脈沖P I O 9P I O 1 1P I O 8P I O 1 5 1 2P I O 7 4P I O 3 0H E XH E X鍵 1鍵 2鍵 3鍵 4鍵 5鍵 6鍵 7鍵 8 附 圖 111 實驗電路結(jié)構(gòu)圖 (8）結(jié)構(gòu)圖 ：此電路適用于作并進(jìn) /串出或串進(jìn) /并出等工作方式的寄存器、序列檢測器、密碼鎖等邏輯設(shè)計。它的特點是利用鍵 鍵 1能序置 8位 2進(jìn)制數(shù)，而鍵 6 能發(fā)出串行輸入脈沖，每按鍵一次，即發(fā)一個單脈沖，則此 8 位序置數(shù)的高位在前，向 PIO10 串行輸入一位，同時能從 D8 至 D1 的發(fā)光管上看到串形左移的數(shù)據(jù)，十分形象直觀。 C L O C K 9C L O C K 5C L O C K 2C L O C K 0NO . 9實驗電路結(jié)構(gòu)圖目標(biāo)芯片F(xiàn)P G A / C P L DSPEAKER揚聲器8 7 6 5 4 3 2 1D1D2D3D4D5D6D7D8D 1 6 D 1 5 D 1 4 D 1 3 D 1 2 D 1 1 D 1 0 D9P I O 4 7 P I O 4 4P I O 4 3 P I O 4 0P I O 3 9 P I O 3 6P I O 3 5 P I O 3 2P I O 3 1 P I O 2 8P I O 2 7 P I O 2 4P I O 2 3 P I O 2 0P I O 1 9 P I O 1 6P I O 1 5 P I O 8P I O 1 5 P I O 1 4 P I O 1 3 P I O 1 2 P I O 1 1 P I O 1 0 P I O 9 P I O 8譯碼器譯碼器 譯碼器譯碼器 譯碼器譯碼器 譯碼器譯碼器單脈沖單脈沖單脈沖單脈沖單脈沖單脈沖單脈沖單脈沖P I O 0P I O 1P I O 2P I O 3P I O 4P I O 5P I O 6P I O 7鍵 1鍵 2鍵 3鍵 4鍵 5鍵 6鍵 7鍵 8 附 圖 112 實驗電路結(jié)構(gòu)圖 (9） 結(jié)構(gòu)圖 ：若欲驗證交通燈控制等類似的邏輯電路，可選此電路結(jié)構(gòu) 。 C L O C K 0C L O C K 2C L O C K 5C L O C K 9目標(biāo)芯片F(xiàn)PGA/CPLD撥碼開關(guān)濾波1A/D使能比較器5th使能ROM使能ON8 7 6 5 4 3 2 1轉(zhuǎn)換結(jié)束 DS8使能撥碼 1 ： ROM /RAM 使能，即它們的 CS1 接地?fù)艽a 8 ： DAC 0832 輸出濾波使能撥碼 7 ： ADC 0809 使能，默認(rèn)關(guān)閉，見左圖撥碼 6 ： ADC 0809 轉(zhuǎn)換結(jié)束使能，見左圖撥碼 5 ：應(yīng)用 LM 31 1 使能，見下圖撥碼 4 ： 8 數(shù)碼管顯示開關(guān)，默認(rèn)打開撥碼 2 ：默認(rèn)關(guān)閉 向上撥，由廠家通知升級VS （ P I O 6 5 ）HS （ P I O 6 4 ）B （ P I O 6 3 ）G （ P I O 6 1 ）R （ P I O 6 0 ）1054876321 視頻接口V G AJ6R 7 8 2 0 0R 7 7 2 0 0R 7 6 2 0 01413P I O 7 7P I O 7 6P S / 2 下接口P S / 2 上接口VC CGNDP I O 4 5P I O 4 6 513J74VC CGND5134PIN3 1A1 5 )PIN2 9W E ，29 C04 0(PIN 3 1W E,PIN 1A 18,P2 9A1 4 )27 010 (PIN 30 VC C,PIN 3A1 5 ,PIN2 9A1 4)27 020 (PIN 30 A17 , P IN3 A1 5,PIN3 A15 , P IN