微型計算機原理與應用第五章課件四(編輯修改稿)
2025-06-20 04:20 本頁面
【文章內容簡介】 行數(shù)據的發(fā)送 并行數(shù)據 加入起始位、 校驗位、停止位 串行數(shù)據 CPU 發(fā)送保持寄存器 發(fā)送移位寄存器 同步控制 8250 SOUT 0/1 0/1 0/1 0/1 雙緩沖寄存器結構 保證數(shù)據的連續(xù)發(fā)送 2. 起始位的檢測 起始檢測 確定已檢測到起始位 采樣數(shù)據 起 始 位 時鐘 （ RCLK） 數(shù)據線 （ SIN） T 16 T 16 T 8 T 數(shù)據接收時鐘頻率是數(shù)據傳輸頻率的 16倍 正確識別起始位，防止因干擾引起的誤識別 3. 串行數(shù)據的接收 并行數(shù)據 檢測接收錯誤 刪除起始位、 校驗位、停止位 串行數(shù)據 CPU 接收緩沖寄存器 接收移位寄存器 同步控制 8250 SIN 0/1 0/1 0/1 0/1 雙緩沖寄存器結構 保證數(shù)據的連續(xù)接收 4. 接收錯誤的處理 ? 奇偶錯誤 PE（ Parity Error） ? 若接收到的字符的 “ 1”的個數(shù)不符合奇偶校驗要求 ? 幀錯誤 FE（ Frame Error） ? 若接收到的字符格式不符合規(guī)定 （ 如缺少停止位 ） ? 溢出錯誤 OE（ Overrun Error） ? 若接收移位寄存器接收到一個數(shù)據 ， 并送至輸入緩沖器時 ， CPU還未取走前一個數(shù)據 ， 就會出現(xiàn)數(shù)據溢出 ? 若接收緩沖器的級數(shù)多 ， 則溢出錯誤的幾率就少 8250的引腳 ? 分成連接 CPU的部分和連接外設的部分； ? 注 意 ： 8250 不是Intel公司的產品 ，所以該芯片引腳名稱與前面學習的825 8255等 Intel產品有所不同 ， 但是引腳功能卻是類似 。 1. 處理器接口引腳（ 1） ? 數(shù)據線 D0～ D7：在 CPU與 8250之間交換信息； ? 地址線 A0～ A2：尋址 8250內部寄存器； ? 片選線 ： 8250設計了 3個片選輸入信號 CS0、 CSCS2*和一個片選輸出信號 CSOUT。 3個片選輸入都有效時 ， 才選中 8250芯片 ， 同時 CSOUT輸出高電平有效； ? 地址選通信號 ADS*：當該信號低有效時 ， 選通上述地址線和片選線的輸入狀態(tài) 。 在 PC/XT機中 ， 此信號固定接地 。 1. 處理器接口引腳（ 2） ? 讀控制線 ? 數(shù)據輸入選通 DISTR（ 高有效 ） 和 DISTR*（ 低有效 ）有一個信號有效 ， CPU從 8250內部寄存器讀出數(shù)據； ? 相當于 I/O讀信號； ? 寫控制線 ? 數(shù)據輸出選通 DOSTR（ 高有效 ） 和 DOSTR*（ 低有效 ） 有一個有效 ， CPU就將數(shù)據寫入 8250內部寄存器 ? 相當于 I/O寫信號； ? 8250讀寫控制信號有兩對 ， 每對信號作用完全相同 ， 只不過有效電平不同而己 。 1. 處理器接口引腳（ 3） ? 驅動器禁止信號 DDIS： CPU從 8250讀取數(shù)據時 ， DDIS引腳輸出低電平 ， 用來禁止外部收發(fā)器對系統(tǒng)總線的驅動；其他時間 ，DDIS為高電平； ? 主復位線 MR：硬件復位信號 RESET； ? 中斷請求線 INTRPT： 8250有 4級共 10個中斷源 ， 當任一個未被屏蔽的中斷源有請求時 ，INTRPT輸出高電平向 CPU請求中斷 。 2. 時鐘信號 ? 時鐘輸入引腳 XTAL1： 8250的基準工作時鐘 ? 時鐘輸出引腳 XTAL2：基準時鐘信號的輸出端 ? 波特率輸出引腳 BAUDOUT*：基準時鐘經 8250內部波特率發(fā)生器分頻后產生發(fā)送時鐘 ? 接收時鐘引腳 RCLK：接收外部提供的接收時鐘信號；若采用發(fā)送時鐘作為接收時鐘 ， 則只要將RCLK引腳和 BAUDOUT*引腳直接相連 3. 串行異步接口引腳 8250 數(shù)據裝置準備好 DSR* 數(shù)據終端準備好 DTR* 發(fā)送數(shù)據 SOUT 接收數(shù)據 SIN 請求發(fā)送 RTS* 允許發(fā)送 CTS* 信號地 GND 載波檢測 RLSD* 振鈴指示 RI* 4. 輸出線 ? OUT1*和 OUT2*： ? 兩個一般用途的輸出信號； ? 由調制解調器控制寄存器的 D2和 D3使其輸出低電平有效信號； ? 復位使其恢復為高 。 8250的寄存器 ? 8250內部有 9種 可訪問的寄存器 ， 除數(shù)寄存器是 16位的 ， 占用兩個連續(xù)的 8位端口； ? 內部寄存器用引腳 A0～ A2來尋址；同時還要利用通信線路控制寄存器的最高位 ， 即除數(shù)寄存器訪問位 DLAB， 來區(qū)別共用兩個端口地址的不同寄存器 。 1. 接收緩沖寄存器 RBR 存放串行接收后轉換成并行的數(shù)據 CPU 接收緩沖寄存器 接收移位寄存器 同步控制 8250 SIN 2. 發(fā)送保持寄存器 THR 包含將要串行發(fā)送的并行數(shù)據 CPU
試題試卷相關推薦
鄂ICP備17016276號-1