ch6veriloghdl語法與要素(編輯修改稿)
2025-06-16 16:50 本頁面
【文章內(nèi)容簡介】 定義這一項(xiàng)，那么缺省值是標(biāo)量線網(wǎng)（ scalared），前面所有程序中的線網(wǎng)都是這樣的。如果某個(gè)線網(wǎng)聲明時(shí)使用了 vectored，那么就不允許對(duì)該線網(wǎng)做位選擇（只選擇線網(wǎng)值中的 1位）和部分選擇（選擇線網(wǎng)值中的部分位），必須對(duì)線網(wǎng)整體賦值。 （ 8） scalared線網(wǎng)和 vectored線網(wǎng) 34 ? 例如： ? wire vectored[3:1] Grb。 ? / /使用了 vectored不允許位選擇（如 Grb[2]）和部分選擇（如 Grb[3:2]） ? ? wor scalared [4:0] Best。 ? / /使用了 scalared，效果與“ wor [4:0] Best?！毕嗤?，允許位選擇（如 Best[2]）和部分選擇（如 Best[3:1]） 35 ? 程序中經(jīng)常多次出現(xiàn)某些數(shù)字，如延遲時(shí)間或變量的寬度，有時(shí)（如調(diào)用任務(wù)或?qū)嵗K時(shí)）可能要改變這些值，這種情況下經(jīng)常要用到參數(shù)。參數(shù)一經(jīng)聲明，就視其為一個(gè)常量，在整個(gè)仿真過程中不再改變。其聲明形式如下： ? parameter 參數(shù)名 1=表達(dá)式 1, param2 = const_expr2, ..., paramN = const_exprN。 ? parameter是用于聲明參數(shù)的關(guān)鍵詞； paramparam2…paramN 是標(biāo)識(shí)符； const_exprconst_expr2…const_exprN 分別是標(biāo)識(shí)符要代表的數(shù)字，它們可以不僅僅是數(shù)字，也可以是計(jì)算表達(dá)式。 參 數(shù) （ parameter) 36 ? 。下面是 3條參數(shù)聲明語句： ? parameter LINELENGTH=132, ALL_X_S=1639。bx。 ? parameter BIT=1, BYTE=8, PI=。 ? parameter STROBE_DELAY=(BYTE + BIT)/2。 ? 使用參數(shù)可以提高程序的可讀性，也利于修改，尤其是延遲時(shí)間和變量寬度這些在調(diào)試中可能經(jīng)常修改的值。 37 向 量 ? 向量： 線寬大于 1位的變量 ? MSB（ Most Significant Bit)：最高有效位 ? LSB (Lease Significant Bit): 最底有效位 ? [msb ： lsb] ? reg [3:0] canos。 ? wire [5:0] bus。 38 位 選擇 和域 選擇 ? A : 1位 ? B: 7位 ? A = B[4]。 ? assign c=a[2]amp。b[3]。 位選擇 ? assign c=a[7:4]+b[3:0]。 域選擇 6 5 4 3 2 1 0 39 ? 表達(dá)式的操作數(shù)可以是線網(wǎng)或寄存器的某個(gè)位，即位選擇。位選擇是從線網(wǎng)（或寄存器）中選擇特定的某個(gè)位。形式如下： ? _or_reg_vector [bit_select_expr] ? 其中， _or_reg_vector是向量線網(wǎng)或寄存器名，bit_select_expr是要選擇位的編號(hào)。例如： ? State[1] amp。amp。 State [4] //寄存器位選擇，讓 State[1]和 State[4]做邏輯與操作 ? Prt [0] | Bbq //線網(wǎng)位選擇，讓 Prt[0]和 Bbq做位或操作 40 ? 上例中， State是多位寄存器， Prt多位線網(wǎng)， Bbq是 1位線網(wǎng)，可見通過使用位選擇可以對(duì)線網(wǎng)和寄存器中的某個(gè)位進(jìn)行操作。 ? 注意，如果 bit_select_expr的值為 x、 z或越界，那么位選擇得到的值為 x，如 State [x]值為 x。 41 ? 和位選擇類似，線網(wǎng)或寄存器的部分連續(xù)位也可以作為表達(dá)式中的操作數(shù)。部分選擇是在線網(wǎng)或寄存器中選擇某幾個(gè)連續(xù)的位。形式如下： ? _or_reg_vector [msb:lsb] ? 其中， _or_reg_vector是向量線網(wǎng)或寄存器名， msb和lsb聲明了要選擇的位的編號(hào)范圍。 部分選擇 42 ? 例如： ? State [1:4] // State是多位寄存器，寄存器部分選擇，選擇了 State中編號(hào)從 1到 4的 4個(gè)位 ? Prt [1:3] // Prt是多位線網(wǎng)，線網(wǎng)部分選擇，選擇了 Prt中編號(hào)從 1到 3的 3個(gè)位 ? 注意，在部分選擇中若 msb或 lsb的值為 x、 z或它們標(biāo)定的范圍超出了向量的實(shí)際范圍時(shí)，部分選擇的值為 x。 43 ? 存儲(chǔ)器建模是使用 reg聲明寄存器組，不能在一條語句內(nèi)就完成對(duì)存儲(chǔ)器內(nèi)所有寄存器單元的賦值，必須對(duì)其中的存儲(chǔ)器單元（即單個(gè)寄存器）進(jìn)行賦值。形式如下： ? memory [word_address] ? 其中， memory是存儲(chǔ)器名， word_address是要選擇單元的編號(hào)（即某個(gè)寄存器的編號(hào)）。 存儲(chǔ)器 44 ? 例如： ? reg [1:8] Ack, Dram [0:63] 。 /*定義了一個(gè) 8位寄存器 Ack和一個(gè)有 64個(gè) 8位寄存器組成的存儲(chǔ)器 */ ? . . . ? Ack = Dram [60]。 //把存儲(chǔ)器 Dram的編號(hào)為 60的存儲(chǔ)單元的值賦給 Ack ? 注意，雖然存儲(chǔ)器單元就是寄存器，但不允許對(duì)存儲(chǔ)器單元做位選擇或部分選擇。例如： ? Dram [60] [2] //位選擇不允許 ? ? Dram [60] [2:4] //部分選擇也不允許 45 ? 如果想從存儲(chǔ)器中讀取一個(gè)位或部分位，可以先把存儲(chǔ)器單元賦值給某個(gè)寄存器變量，然后對(duì)該寄存器變量進(jìn)行位選擇或部分選擇操作。如在上例中做了 Ack=Dram[60]之后， Ack [2]和 Ack [2:4]就能夠取出存儲(chǔ)器單元 Dram[60]的某個(gè)位或部分位。 46 ? Verilog HDL的操作符有如下 9種類型： ? 算術(shù)操作符 ? 關(guān)系操作符 ? 相等操作符 ? 邏輯操作符 ? 按位操作符 ? 歸約操作符 ? 移位操作符 ? 條件操作符 ? 連接和復(fù)制操作符 運(yùn)算符 47 操作符的優(yōu)先級(jí)和名稱 優(yōu)先級(jí)別 操作符 名稱 優(yōu)先級(jí)別 操作符 名稱 優(yōu)先級(jí)別 操作符 名稱 優(yōu)先級(jí)別 操作符 名稱 1 + 加 9 | 或 17 右移 25 !== 非全等 2 減 10 ~| 或非 18 小于 26 amp。 位與 3 ! 邏輯非 11 * 乘 19 = 小于等于 27 ^ 位異或 4 ~ 求反 12 / 除 20 大于 28 ^~,~^ 異或非 5 amp。 與 13 % 取模 21 = 大于等于 29 | 位或 6 ~amp。 與非 14 + 二元加 22 == 相等 30 amp。amp。 邏輯與 7 ^ 異或 15 二元減 23 != 不等 31 || 邏輯或 8 ~^或^~ 異或非 16 左移 24 === 全等 32 ?: 條件 48 ? 其中，除條件操作符從右向左關(guān)聯(lián)外，其余所有操作符均自左向右關(guān)聯(lián)。如表達(dá)式： ? A
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1