spi總線協(xié)議及spi時(shí)序圖詳解(編輯修改稿)
2025-06-13 13:34 本頁面
【文章內(nèi)容簡(jiǎn)介】 令過去，然后從機(jī)根據(jù)主機(jī)的名準(zhǔn)備數(shù)據(jù)，主機(jī)在下一個(gè) 8 位時(shí)鐘周期才把數(shù)據(jù)讀回來。 SPI 總線是 Motorola 公司推出的三線同步接口，同步串行 3 線方式進(jìn)行通信 :一條時(shí)鐘線 SCK，一條數(shù)據(jù)輸入線 MOSI，一條數(shù)據(jù)輸出線 MISO。用于 CPU 與各種外圍器件進(jìn)行全雙工、同步串行通訊。 SPI 主要特點(diǎn)有 :可以同時(shí)發(fā)出和接收串行數(shù)據(jù) 。可以當(dāng)作主機(jī)或從機(jī)工作 。提供頻率可編程時(shí)鐘 。發(fā)送結(jié)束中斷標(biāo)志 。寫沖突保護(hù) ?？偩€競(jìng)爭(zhēng)保護(hù)等。 SPI 總線有四種工作方式 (SP0, SP1, SP2, SP3)，其中使用的最為廣泛的是 SPI0 和 SPI3 方式。 SPI 模塊為了和外設(shè)進(jìn)行數(shù)據(jù)交換，根據(jù)外設(shè)工作要求，其輸出串行同步時(shí)鐘極性和相位可以進(jìn)行配置，時(shí)鐘極性 (CPOL)對(duì)傳輸協(xié)議沒有重大的影響。如果 CPOL=0，串行同步時(shí)鐘的空閑狀態(tài)為低電平；如果 CPOL=1，串行同步時(shí)鐘的空閑狀態(tài)為高電平。時(shí)鐘相位 (CPHA)能夠配置用于選擇兩種不同的傳輸協(xié)議之一進(jìn)行數(shù)據(jù)傳輸。如果 CPHA=0，在串行同步時(shí)鐘的第一個(gè)跳變沿 (上升或下降 )數(shù)據(jù)被采樣；如果 CPHA=1，在串行同步時(shí)鐘的第二個(gè)跳變沿 (上升或下降 )數(shù)據(jù)被采樣。 SPI 主模塊和與之通信的外設(shè)音時(shí)鐘相位和極性應(yīng)該一致。 SPI時(shí)序圖詳解 SPI接口在模式 0 下輸出第一位數(shù)據(jù)的時(shí)刻 SPI 接口在模式 0 下輸出第一位數(shù)據(jù)的時(shí)刻 SPI 接口有四種不同的數(shù)據(jù)傳輸時(shí)序，取決于 CPOL 和 CPHL 這兩位的組合。圖 1 中表現(xiàn)了這四種時(shí)序， 時(shí)序與 CPOL、 CPHL 的關(guān)系也可以從圖中看出。 圖 1 CPOL 是用來決定 S
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1