【文章內(nèi)容簡介】 參數(shù)，就可以自動生成仿真圖以及 FPGA 中的應用模塊，直觀化，智能化。但有時仿真的結果與實際效果不完全相符，甚至相差較大，需要大量的實踐摸索。 方案二：選用專用的橢圓濾波器芯片實現(xiàn)。此方案的缺點是無法達到題目中要求的 Q 值和帶內(nèi)平坦度。 方案三：利用無源 LC 電路實現(xiàn)。由 LC 構成的無源濾波器能更好的處理較高頻率輸入信號的響應，且 4 階濾波器僅包含 5 個分立元件，實現(xiàn)較為簡單。 比較三種方案，方案三的實現(xiàn)最為簡單，且可行性最高，所以采用方案三。 掃頻信號源的方案論證與選擇 方案一 :采用單片函數(shù)發(fā)生器作為信號源 ,通過調(diào)整外圍元件的參數(shù)可以改變輸出頻率 . 但外接的電阻電容對參數(shù)影響很大，因而產(chǎn)生的頻率穩(wěn)定度較差、精度低、抗干擾能力低 ,且不易進行控制，通常不能當作信號源使用。 方案二 :采用數(shù)字鎖相環(huán) (PLL)頻率合成技術 .其基本原理框圖如圖 所示 : 通過改變程序分頻器的分頻比可改變壓控振蕩器的輸出頻率 Of ，從而獲得大量可供利用的頻率穩(wěn)定度等同于參考頻率的頻率點?；阪i相環(huán)的窄帶跟蹤特性，可以很好的選擇所需頻率信號，抑制雜散分量，鎖相式頻率合成得到所需頻率的方波以后，經(jīng)過截止頻率動態(tài)可控的低通 8 濾波器就可以得到正弦波。 但由于鎖相環(huán)本身是一個惰性環(huán)節(jié)，鎖定時間長，故頻率轉換時間長， 整個測試儀的反應速度就會很慢 .同時頻率受 VCO 可變頻率范圍的影響， 帶寬無法達到題目的要求 。 圖 數(shù)字鎖相環(huán)基本原理框圖 方 案三 : 直接數(shù)字頻率合成技術 (Direct Digital Frequency Synthesis簡稱 DDFS 或 DDS)。 DDS 以 Nyquist 時域采樣定理為基礎，在時域中進行頻率合成，基本原理框圖如圖 所示 ： 圖 DDS 基本原理框圖 DDS 基于相位累加合成技術，在數(shù)字域中實現(xiàn)頻率合成，可以輸出高精度與高純度的頻率信號 , 頻率范圍大，精度高，控制性好且容易實現(xiàn) 。 方案四：采用集成 DDS 芯片 AD9851。 AD9851 是 AD 公司推出的采用先進 CMOS 技術生產(chǎn)的具有高集成度的直接數(shù)字合成器 。 外接參考頻率源時， AD9851 可以產(chǎn)生頻譜純凈 、 頻率和相位都可控且穩(wěn)定度 9 非常高的正弦波 ， 具有即時的頻率轉換、控制靈活、體積小、成本低、功耗小等優(yōu)點 。 方案三和方案四都可以滿足題目的要求，但方案三輸出的波形比方案四輸出的波形要好，所以最后選擇方案三。 幅度測量的方案論證與選擇 方案一：模擬方法實現(xiàn)峰值檢波。具體實現(xiàn)電路如圖 所示： 其 原理 為： 當輸入電壓正半周通過時，檢波管導通，對電容 C 充電 。適當選擇電容值，使得電容放電速度大于充電速度，這樣，電容兩端的電壓可以保持在最大電壓處從而實現(xiàn)峰值檢 波。二極管 D2 用于補償 D1的導通壓降，提高測 量精度。為隔離后級，增加由運算放大器構成的射極跟隨器。 此電路適合于測量中高頻率段的信號，但當頻率較低時檢波的紋波較大，電容等外圍分立器件參數(shù)值的不準確也會帶來較大誤差。 圖 峰值檢波電路 方案二：數(shù)字方法實現(xiàn)峰值測量。 基本思路是將信號的瞬時幅值經(jīng)A/D采樣送入 FPGA，在信號周期內(nèi)對輸入信號的采樣值進行大小比較， 10 從而得出信號的峰值或者峰峰值。比較在 FPGA 內(nèi)部實現(xiàn)，可簡化測量電路且實現(xiàn)容易。系統(tǒng)設計框圖如 圖 所示 ： FPGA 內(nèi)部設置兩個暫存 器，分別存儲目前測到的最大值和最小值，下一個信號被采集進來以后，分別和這兩個暫存器里面的數(shù)據(jù)相比較，若大于原來存儲的最大值，則用這個值覆蓋原最大值；若小于最小值，則用這個值覆蓋原最小值；若介于最大值與最小值之間，則丟棄該值，等待下一個采樣值的來臨。每個信號周期結束時，暫存器 1 和暫存器 2的差值就是峰峰值。 數(shù)字測量可使精度和穩(wěn)定度都得到進一步提高，且避免了模擬器件不穩(wěn)定或漂移等因素的影響，減少峰值檢測的誤差。但這種方法對采樣點數(shù)的要求比較高，通常情況下，保持波形失真度小，要求波形至少由64 個點組成，這就大大地 限制了數(shù)字測量方法的測量頻率范圍。要克服測量頻率的瓶頸可以采用欠采樣的辦法，但會大大降低實時性，并且也會增加數(shù)字處理的復雜度。 方案三：通過有效值測量進而得到幅值。由于所用的測試信號源輸出的是標準的正弦波，所以有效值與幅值之間存在簡單的線性關系，利用這一線性關系，可以將測量的有效值轉化為幅值。這種方法只需要在有效值檢波芯片的外圍添加適當?shù)碾娮?、電容即可實現(xiàn)，電路結構十分簡單。檢波芯片采用 AD637， 測量峰值系數(shù)高達 10 的信號時附加誤差僅為 1%，且頻帶較寬。故本系統(tǒng)采用方案三。 11 圖 數(shù)字法峰值測量框圖 系統(tǒng)總體設計方案及實現(xiàn)方框圖 根據(jù)上面的方案選擇，我們確定了最終的系統(tǒng)設計方案。系統(tǒng)數(shù)字部分主要包括單片機及 FPGA 中的放大器增益控制、時鐘頻率生成和頻率特性測量與顯示三個模塊，模擬部分主要包括放大器、濾波器和幅頻特性測試儀三個模塊。放大器模塊通過三級放大實現(xiàn) 0～ 60dB 的增益調(diào)節(jié)范圍，濾波器包括由集成濾波器 MAX263 構成的低通和高通濾波器以及自行設計的橢圓濾波器，幅頻特性測試儀由 DDS 掃頻信號源、有效值檢波及 A/D 轉換電路構成。詳細的系統(tǒng)組成框圖 如下 ： 三 理論分析與計算 可變增益放大器控制信號的理論計算 我們選用 AD 公司的 AD603 作為可變增益放大器，該芯片的增益與控制電壓的關系式如下 : ( ) 4 0 1 0GAIN dB Vg??， Vg 為控制電壓，改變范圍為 1V。我們選用 16 位 D/A 轉換器 MAX542 用于給出雙極性的控制電壓，基準源取 ，可以得到理論上增益步進的最小值為1640 ( 5 1 / 2 ) 03 dB? ? ?，遠遠超過題目要求。 12 圖 系統(tǒng)組成框圖 開關電容濾波器相關理論分析與計算 開關電容濾波器 開關電容濾波器以有源濾波為例，其基本原理是以帶高速開關的電容器替代濾波器中的電阻元件來作為等效可控電阻，如圖 所示。T1， T2 為受頻率遠高于信號頻率的兩路互為反相的同步時鐘控制的等效開關。由于兩開關交錯導通，所以電容 C1 會不斷地把從電壓源得到的電荷轉移到電容 C2 上，由此可計算出每個時鐘周期內(nèi)節(jié)點 1， 2 間的平均電流為 11Ccvi T? ，當 Tc 足 夠小時，就可以得到等效積分時間常數(shù)Y軸 X 軸 /掃頻輸出 緩沖 電路 程控增益電路 可變增益放大器 前級放大 1KΩ 負載 多 路 復 用 器 高通濾波器 低通濾波器 橢圓低通 濾波器 頻率特性測量