【文章內(nèi)容簡(jiǎn)介】 參數(shù)，就可以自動(dòng)生成仿真圖以及 FPGA 中的應(yīng)用模塊，直觀化，智能化。但有時(shí)仿真的結(jié)果與實(shí)際效果不完全相符，甚至相差較大，需要大量的實(shí)踐摸索。 方案二：選用專用的橢圓濾波器芯片實(shí)現(xiàn)。此方案的缺點(diǎn)是無(wú)法達(dá)到題目中要求的 Q 值和帶內(nèi)平坦度。 方案三：利用無(wú)源 LC 電路實(shí)現(xiàn)。由 LC 構(gòu)成的無(wú)源濾波器能更好的處理較高頻率輸入信號(hào)的響應(yīng)，且 4 階濾波器僅包含 5 個(gè)分立元件，實(shí)現(xiàn)較為簡(jiǎn)單。 比較三種方案，方案三的實(shí)現(xiàn)最為簡(jiǎn)單，且可行性最高，所以采用方案三。 掃頻信號(hào)源的方案論證與選擇 方案一 :采用單片函數(shù)發(fā)生器作為信號(hào)源 ,通過(guò)調(diào)整外圍元件的參數(shù)可以改變輸出頻率 . 但外接的電阻電容對(duì)參數(shù)影響很大，因而產(chǎn)生的頻率穩(wěn)定度較差、精度低、抗干擾能力低 ,且不易進(jìn)行控制，通常不能當(dāng)作信號(hào)源使用。 方案二 :采用數(shù)字鎖相環(huán) (PLL)頻率合成技術(shù) .其基本原理框圖如圖 所示 : 通過(guò)改變程序分頻器的分頻比可改變壓控振蕩器的輸出頻率 Of ，從而獲得大量可供利用的頻率穩(wěn)定度等同于參考頻率的頻率點(diǎn)?；阪i相環(huán)的窄帶跟蹤特性，可以很好的選擇所需頻率信號(hào)，抑制雜散分量，鎖相式頻率合成得到所需頻率的方波以后，經(jīng)過(guò)截止頻率動(dòng)態(tài)可控的低通 8 濾波器就可以得到正弦波。 但由于鎖相環(huán)本身是一個(gè)惰性環(huán)節(jié)，鎖定時(shí)間長(zhǎng)，故頻率轉(zhuǎn)換時(shí)間長(zhǎng)， 整個(gè)測(cè)試儀的反應(yīng)速度就會(huì)很慢 .同時(shí)頻率受 VCO 可變頻率范圍的影響， 帶寬無(wú)法達(dá)到題目的要求 。 圖 數(shù)字鎖相環(huán)基本原理框圖 方 案三 : 直接數(shù)字頻率合成技術(shù) (Direct Digital Frequency Synthesis簡(jiǎn)稱 DDFS 或 DDS)。 DDS 以 Nyquist 時(shí)域采樣定理為基礎(chǔ)，在時(shí)域中進(jìn)行頻率合成，基本原理框圖如圖 所示 ： 圖 DDS 基本原理框圖 DDS 基于相位累加合成技術(shù)，在數(shù)字域中實(shí)現(xiàn)頻率合成，可以輸出高精度與高純度的頻率信號(hào) , 頻率范圍大，精度高，控制性好且容易實(shí)現(xiàn) 。 方案四：采用集成 DDS 芯片 AD9851。 AD9851 是 AD 公司推出的采用先進(jìn) CMOS 技術(shù)生產(chǎn)的具有高集成度的直接數(shù)字合成器 。 外接參考頻率源時(shí)， AD9851 可以產(chǎn)生頻譜純凈 、 頻率和相位都可控且穩(wěn)定度 9 非常高的正弦波 ， 具有即時(shí)的頻率轉(zhuǎn)換、控制靈活、體積小、成本低、功耗小等優(yōu)點(diǎn) 。 方案三和方案四都可以滿足題目的要求，但方案三輸出的波形比方案四輸出的波形要好，所以最后選擇方案三。 幅度測(cè)量的方案論證與選擇 方案一：模擬方法實(shí)現(xiàn)峰值檢波。具體實(shí)現(xiàn)電路如圖 所示： 其 原理 為： 當(dāng)輸入電壓正半周通過(guò)時(shí)，檢波管導(dǎo)通，對(duì)電容 C 充電 。適當(dāng)選擇電容值，使得電容放電速度大于充電速度，這樣，電容兩端的電壓可以保持在最大電壓處從而實(shí)現(xiàn)峰值檢 波。二極管 D2 用于補(bǔ)償 D1的導(dǎo)通壓降，提高測(cè) 量精度。為隔離后級(jí)，增加由運(yùn)算放大器構(gòu)成的射極跟隨器。 此電路適合于測(cè)量中高頻率段的信號(hào)，但當(dāng)頻率較低時(shí)檢波的紋波較大，電容等外圍分立器件參數(shù)值的不準(zhǔn)確也會(huì)帶來(lái)較大誤差。 圖 峰值檢波電路 方案二：數(shù)字方法實(shí)現(xiàn)峰值測(cè)量。 基本思路是將信號(hào)的瞬時(shí)幅值經(jīng)A/D采樣送入 FPGA，在信號(hào)周期內(nèi)對(duì)輸入信號(hào)的采樣值進(jìn)行大小比較， 10 從而得出信號(hào)的峰值或者峰峰值。比較在 FPGA 內(nèi)部實(shí)現(xiàn)，可簡(jiǎn)化測(cè)量電路且實(shí)現(xiàn)容易。系統(tǒng)設(shè)計(jì)框圖如 圖 所示 ： FPGA 內(nèi)部設(shè)置兩個(gè)暫存 器，分別存儲(chǔ)目前測(cè)到的最大值和最小值，下一個(gè)信號(hào)被采集進(jìn)來(lái)以后，分別和這兩個(gè)暫存器里面的數(shù)據(jù)相比較，若大于原來(lái)存儲(chǔ)的最大值，則用這個(gè)值覆蓋原最大值；若小于最小值，則用這個(gè)值覆蓋原最小值；若介于最大值與最小值之間，則丟棄該值，等待下一個(gè)采樣值的來(lái)臨。每個(gè)信號(hào)周期結(jié)束時(shí)，暫存器 1 和暫存器 2的差值就是峰峰值。 數(shù)字測(cè)量可使精度和穩(wěn)定度都得到進(jìn)一步提高，且避免了模擬器件不穩(wěn)定或漂移等因素的影響，減少峰值檢測(cè)的誤差。但這種方法對(duì)采樣點(diǎn)數(shù)的要求比較高，通常情況下，保持波形失真度小，要求波形至少由64 個(gè)點(diǎn)組成，這就大大地 限制了數(shù)字測(cè)量方法的測(cè)量頻率范圍。要克服測(cè)量頻率的瓶頸可以采用欠采樣的辦法，但會(huì)大大降低實(shí)時(shí)性，并且也會(huì)增加數(shù)字處理的復(fù)雜度。 方案三：通過(guò)有效值測(cè)量進(jìn)而得到幅值。由于所用的測(cè)試信號(hào)源輸出的是標(biāo)準(zhǔn)的正弦波，所以有效值與幅值之間存在簡(jiǎn)單的線性關(guān)系，利用這一線性關(guān)系，可以將測(cè)量的有效值轉(zhuǎn)化為幅值。這種方法只需要在有效值檢波芯片的外圍添加適當(dāng)?shù)碾娮?、電容即可?shí)現(xiàn)，電路結(jié)構(gòu)十分簡(jiǎn)單。檢波芯片采用 AD637， 測(cè)量峰值系數(shù)高達(dá) 10 的信號(hào)時(shí)附加誤差僅為 1%，且頻帶較寬。故本系統(tǒng)采用方案三。 11 圖 數(shù)字法峰值測(cè)量框圖 系統(tǒng)總體設(shè)計(jì)方案及實(shí)現(xiàn)方框圖 根據(jù)上面的方案選擇，我們確定了最終的系統(tǒng)設(shè)計(jì)方案。系統(tǒng)數(shù)字部分主要包括單片機(jī)及 FPGA 中的放大器增益控制、時(shí)鐘頻率生成和頻率特性測(cè)量與顯示三個(gè)模塊，模擬部分主要包括放大器、濾波器和幅頻特性測(cè)試儀三個(gè)模塊。放大器模塊通過(guò)三級(jí)放大實(shí)現(xiàn) 0～ 60dB 的增益調(diào)節(jié)范圍，濾波器包括由集成濾波器 MAX263 構(gòu)成的低通和高通濾波器以及自行設(shè)計(jì)的橢圓濾波器，幅頻特性測(cè)試儀由 DDS 掃頻信號(hào)源、有效值檢波及 A/D 轉(zhuǎn)換電路構(gòu)成。詳細(xì)的系統(tǒng)組成框圖 如下 ： 三 理論分析與計(jì)算 可變?cè)鲆娣糯笃骺刂菩盘?hào)的理論計(jì)算 我們選用 AD 公司的 AD603 作為可變?cè)鲆娣糯笃鳎撔酒脑鲆媾c控制電壓的關(guān)系式如下 : ( ) 4 0 1 0GAIN dB Vg??， Vg 為控制電壓，改變范圍為 1V。我們選用 16 位 D/A 轉(zhuǎn)換器 MAX542 用于給出雙極性的控制電壓，基準(zhǔn)源取 ，可以得到理論上增益步進(jìn)的最小值為1640 ( 5 1 / 2 ) 03 dB? ? ?，遠(yuǎn)遠(yuǎn)超過(guò)題目要求。 12 圖 系統(tǒng)組成框圖 開(kāi)關(guān)電容濾波器相關(guān)理論分析與計(jì)算 開(kāi)關(guān)電容濾波器 開(kāi)關(guān)電容濾波器以有源濾波為例，其基本原理是以帶高速開(kāi)關(guān)的電容器替代濾波器中的電阻元件來(lái)作為等效可控電阻，如圖 所示。T1， T2 為受頻率遠(yuǎn)高于信號(hào)頻率的兩路互為反相的同步時(shí)鐘控制的等效開(kāi)關(guān)。由于兩開(kāi)關(guān)交錯(cuò)導(dǎo)通，所以電容 C1 會(huì)不斷地把從電壓源得到的電荷轉(zhuǎn)移到電容 C2 上，由此可計(jì)算出每個(gè)時(shí)鐘周期內(nèi)節(jié)點(diǎn) 1， 2 間的平均電流為 11Ccvi T? ，當(dāng) Tc 足 夠小時(shí)，就可以得到等效積分時(shí)間常數(shù)Y軸 X 軸 /掃頻輸出 緩沖 電路 程控增益電路 可變?cè)鲆娣糯笃? 前級(jí)放大 1KΩ 負(fù)載 多 路 復(fù) 用 器 高通濾波器 低通濾波器 橢圓低通 濾波器 頻率特性測(cè)量