【文章內(nèi)容簡介】 殊功能，由特殊寄存器來設(shè)置。 （ 4） 單片機(jī)的備用電源 ： 當(dāng)外接電源下降到下限值時(shí)，備用電源就會(huì)經(jīng)第二功能的方式由第 9腳（即RST/VPD）引入，以保護(hù)內(nèi)部 RAM中的信息不 會(huì)丟失。 （ 5） 單片機(jī)的上拉電阻： 當(dāng)作為輸入時(shí)，上拉電阻將其電位拉高，若輸入為低電平則可提供電流源；所以如果 P0口如果作為輸入時(shí)，處在高阻抗?fàn)顟B(tài)，只有外接一個(gè)上拉電阻才能有效。 （ 6） ALE/PROG 地址鎖存控制信號(hào)： 在系統(tǒng)擴(kuò)展時(shí)， ALE用于控制把 P0口的輸出低 8位地址送鎖存器鎖存起來，以實(shí)現(xiàn)低位地址和數(shù)據(jù)的隔離。（在后面關(guān)于擴(kuò)展的課程中我們就會(huì)看到 8051擴(kuò)展 EEPROM電路，在圖中 ALE與 74LS373鎖存器的 G相連接，當(dāng) CPU對(duì)外部進(jìn)行存取時(shí)，用以鎖住地址的低位地址，即 P0口輸出。 ALE有可能 是高電平也有可能是低電平，當(dāng) ALE是高電平時(shí)，允許地址鎖存信號(hào)，當(dāng)訪問外部存儲(chǔ)器時(shí)， ALE信號(hào)負(fù)跳變（即由正變負(fù)）將 P0口上低 8位地址信號(hào)送入鎖存器。當(dāng) ALE是低電平時(shí)， P0口上的內(nèi)容和鎖存器輸出一致。關(guān)于鎖存器的內(nèi)容，我們稍后也會(huì)介紹。 在沒有訪問外部存儲(chǔ)器期間， ALE以 1/6振蕩周期頻率輸出（即 6分頻），當(dāng)訪問外部存儲(chǔ)器以 1/12振蕩周期輸出（ 12分頻）。從這里我們可以看到，當(dāng)系統(tǒng)沒有進(jìn)行擴(kuò)展時(shí) ALE會(huì)以 1/6振蕩周期的固定頻率輸出，因此可以做為外部時(shí)鐘，或者外部定時(shí)脈沖使用。 （ 7） EA/VPP 訪問 和序存儲(chǔ)器控制信號(hào) 臨沂大學(xué)機(jī)械工程學(xué)院 2021 屆本科畢業(yè)設(shè)計(jì) 7 接高電平時(shí)： CPU讀取內(nèi)部程序存儲(chǔ)器（ ROM） 。 擴(kuò)展外部 ROM：當(dāng)讀取內(nèi)部程序存儲(chǔ)器超過 0FFFH（ 8051） 1FFFH（ 8052）時(shí)自動(dòng)讀取外部 ROM。 接低電平時(shí) ： CPU讀取外部程序存儲(chǔ)器（ ROM）。 80C31單片機(jī)內(nèi)部是沒有 ROM的，那么應(yīng)用 80C31單片機(jī)時(shí)，這個(gè)腳是一直接低電平的。 8751 燒寫內(nèi)部 EPROM 時(shí) ： 利用此腳輸入 21V的燒寫電壓。 （ 8） RST 復(fù)位信號(hào)： 當(dāng)輸入的信號(hào)連續(xù) 2個(gè)機(jī)器周期以上高電平時(shí)即為有效，用以完成單片機(jī)的復(fù)位初始化操作，當(dāng)復(fù)位后程序計(jì)數(shù)器 PC=0000H，即復(fù)位后將從程序存儲(chǔ)器的0000H單元讀取第一條指令碼。 （ 9） XTAL1和 XTAL2 外接晶振引腳。 當(dāng) 使用芯片內(nèi)部時(shí)鐘時(shí)，此二引腳用于外接石英晶體和微調(diào)電容；當(dāng)使用 部時(shí)鐘時(shí)，用于接外部時(shí)鐘脈沖信號(hào)。 （ 10） VCC：電源 +5V輸 入。 VSS： GND接地。 并行 I/O 接口電路 四液自動(dòng)混合攪拌控制系統(tǒng)需要對(duì)一些信號(hào)進(jìn)行控制，需要的口線較多，CPU的端口不夠使用，故需擴(kuò)展 I/O端口，在本系統(tǒng)中采用較為常用的芯片 8255A，它具有 3個(gè) 8位的并行 I/O，具有三種工作方式，可通過程序改變其 功能，作為單片機(jī)與多種外圍設(shè)備連接時(shí)的中間接口電路。 8255A的端口用來作為系統(tǒng)的加熱絲、攪拌 電動(dòng)機(jī) ，電磁閥等外部信號(hào)的控制信號(hào)。 8255A簡介 8255A是 Intel公司生產(chǎn)的可編程并行 I/O接口芯片，有 3個(gè) 8位并行 I/O口。具有 3個(gè)通道 3種工作方式的可編程并行接口芯片（ 40引腳）。其各口功能可由軟件選擇，使用靈活，通用性強(qiáng)。 8255A可作為單片機(jī)與多種外設(shè)連接時(shí)的中間接口電路。 8255A作為主機(jī)與外設(shè)的連接芯片，必須提供與主機(jī)相連的 3個(gè)總線接口，即數(shù)據(jù)線、地址線、控制線接口。同時(shí)必須具有 與外設(shè)連接的接口 A、 B、 C口。由于 8255A可編程 ,所以必須具有邏輯控制部分，因而 8255A內(nèi)部結(jié)構(gòu)分為 3個(gè)部分：與 CPU連接部分、與外設(shè)連接部分、控制部分。 （ 1）與 CPU連接部分 根據(jù)定義， 8255A能并行傳送 8位數(shù)據(jù)，所以其數(shù)據(jù)線為 8根 D0～ D7。由于臨沂大學(xué)機(jī)械工程學(xué)院 2021 屆本科畢業(yè)設(shè)計(jì) 8 8255A具有 3個(gè)通道 A、 B、 C，所以只要兩根地址線就能尋址 A、 B、 C口及控制寄存器，故地址線為兩根 A0～ A1。此外 CPU要對(duì) 8255A進(jìn)行讀、寫與片選操作，所以控制線為片選、復(fù)位、讀、寫信號(hào)。各信號(hào)的引腳編號(hào)如下： 數(shù)據(jù)總線 DB：編號(hào)為 D0～ D7，用于 8255A與 CPU傳送 8位數(shù)據(jù)。 地址總線 AB：編號(hào)為 A0～ A1，用于選擇 A、 B、 C口與控制寄存器。 控制總線 CB：片選信號(hào)、復(fù)位信號(hào) RST、寫信號(hào)、讀信號(hào)。當(dāng) CPU要對(duì) 8255A進(jìn)行讀、寫操作時(shí)，必須先向 8255A發(fā)片選信號(hào)選中 8255A芯片，然后發(fā)讀信號(hào)或?qū)懶盘?hào)對(duì) 8255A進(jìn)行讀或?qū)憯?shù)據(jù)的操作。 （ 2）與外設(shè)接口部分 根據(jù)定義， 8255A有 3個(gè)通道 A、 B、 C與外設(shè)連接，每個(gè)通道又有 8根線與外設(shè)連接，所以 8255A可以用 24根線與外設(shè)連接，若進(jìn)行開關(guān)量控制，則 8255A可同時(shí)控制 24路開關(guān)。各通道的引腳編 號(hào)如下： A口：編號(hào)為 PA0～ PA7，用于 8255A向外設(shè)輸入輸出 8位并行數(shù)據(jù)。 B口：編號(hào)為 PB0～ PB7，用于 8255A向外設(shè)輸入輸出 8位并行數(shù)據(jù)。 C口：編號(hào)為 PC0～ PC7，用于 8255A向外設(shè)輸入輸出 8位并行數(shù)據(jù)，當(dāng) 8255A工作于應(yīng)答 I/O方式時(shí)， C口用于應(yīng)答信號(hào)的通信。 （ 3）控制器 8255A將 3個(gè)通道分為兩組，即 PA0～ PA7與 PC4～ PC7組成 A組， PB0～ PB7與 PC0～ PC3組成 B組。如圖 ，相應(yīng)的控制器也分為 A組控制器與 B組控制器，各組控制器的作用如下： A組控制器：控制 A口與上 C口的輸入與輸出。 B組控制器：控制 B口與下 C口的輸入與輸出。 臨沂大學(xué)機(jī)械工程學(xué)院 2021 屆本科畢業(yè)設(shè)計(jì) 9 圖 5 8255A 引腳 8255A特性 (1)一個(gè)并行輸入 /輸出的 LSI芯片 ,多功能的 I/O器件 ,可作為 CPU總線與外圍的接口 . (2)具有 24個(gè)可編程設(shè)置的 I/O口 ,即 3組 8位的 I/O口為 PA口 ,PB口和 PC口 .它們又可分為兩組 12位的 I/O口 ,A組包括 A口及 C口 (高 4位 ,PC4～ PC7),B組包括 B口及 C口 (低 4位 ,PC0～ PC3).A組可設(shè)置為基本的 I/O口 ,閃控 (STROBE)的 I/O閃控式 ,雙向 I/O3種模式 。B組只能設(shè)置為基本 I/O或閃控式 I/O兩種模式 ,而這些操作 模式完全由控制寄存器的控制字決定 。 8255A引腳功能 RESET:復(fù)位輸入線，當(dāng)該輸入端處于高電平時(shí)，所有內(nèi)部寄存器（包括控制寄存器）均被清除，所有 I/O口均被置成輸入方式。 臨沂大學(xué)機(jī)械工程學(xué)院 2021 屆本科畢業(yè)設(shè)計(jì) 10 CS:芯片選擇信號(hào)線，當(dāng)這個(gè)輸入引腳為低電平時(shí) ,即 /CS=0時(shí) ,表示芯片被選中，允許 8255A與 CPU進(jìn)行通訊 。/CS=1時(shí) ,8255A無法與 CPU做數(shù)據(jù)傳輸 . RD:讀信號(hào)線，當(dāng)這個(gè)輸入引腳為低跳變沿時(shí) ,即 /RD產(chǎn)生一個(gè)低脈沖且/CS=0時(shí) ,允許 8255A通過數(shù)據(jù)總線向 CPU發(fā)送數(shù)據(jù)或狀態(tài)信息，即 CPU從 8255A讀取信息或數(shù)據(jù)。 WR:寫入信號(hào)，當(dāng)這個(gè)輸入引腳為低跳變沿時(shí) ,即 /WR產(chǎn)生一個(gè)低脈沖且/CS=0時(shí) ,允許 CPU將數(shù)據(jù)或控制字寫入 8255A。 D0～ D7:三態(tài)雙向數(shù)據(jù)總線， 8255A與 CPU數(shù)據(jù)傳送的通道，當(dāng) CPU 執(zhí)行輸入輸出指令時(shí)，通過它實(shí)現(xiàn) 8位數(shù)據(jù)的讀 /寫操作，控制字和狀態(tài)信息也通過數(shù)據(jù)總線傳送。 8255A具有 3個(gè)相互獨(dú)立的輸入 /輸出通道端口，用 +5V單電源供電，能在以下三種方式下工作。 方式 0—— 基本輸入輸出方式；方式 1—— 選通輸入 /出方 式；方式 2— — 雙向選通輸入 /輸出方式。 PA0～ PA7:端口 A輸入輸出線，一個(gè) 8位的數(shù)據(jù)輸出鎖存器 /緩沖器， 一個(gè) 8位 的數(shù)據(jù)輸入鎖存器。 工作于三種方式中的任何一種 。 PB0～ PB7:端口 B輸入輸出線，一個(gè) 8位的 I/O鎖存器，一個(gè) 8位的輸入輸出緩沖器。不能工作于方式二 。 PC0～ PC7:端口 C輸入輸出線，一個(gè) 8位的數(shù)據(jù)輸出鎖存器 /緩沖器，一個(gè) 8位的數(shù)據(jù)輸入緩沖器。端口 C可以通過工作方式設(shè)定而分成 2個(gè) 4位的端口，每個(gè) 4位的端口包含一個(gè) 4位的鎖存器，分別與端口 A和端口 B配合使用，可作為控制信號(hào)輸出或狀態(tài)信號(hào)輸入 端口。 39。不能工作于方式一或二。 A1,A0:地址選擇線 ,用來選擇 8255A的 PA口 ,PB口 ,PC口和控制寄存器 。 當(dāng) A1=0,A0=0時(shí) ,PA口被選擇 ； 當(dāng) A1=0,A0=1時(shí) ,PB口被選擇 ； 當(dāng) A1=1,A0=0時(shí) ,PC口被選擇 ； 當(dāng) A1==1時(shí) ,控制寄存器被選擇 。 串行 EPROM Intel2716是一種 2K 8的 EPROM存儲(chǔ)器芯片，雙列直插式封裝， 24個(gè)引腳， 2716 芯片的內(nèi)部結(jié)構(gòu) [4] Intel2716存儲(chǔ)器芯片的內(nèi)部結(jié)構(gòu)框圖如圖 6所示，其主要組成部分包括： 臨沂大學(xué)機(jī)械工程學(xué)院 2021 屆本科畢業(yè)設(shè)計(jì) 11 A1A2A3A4A 5A6A7O1O2O0A0地VCCA8A9VPPOEA10CEO7O6O5O4O3VCC地V PPOEOE 輸出允許片選 和編程邏輯譯碼y x譯碼輸出緩沖......... 門y16K Bit存儲(chǔ)矩陣地址輸入~ 數(shù)據(jù)輸出O0O7~A0A10123456789101112 131415161718192021222324 (a) 引腳分配圖 (b) 內(nèi)部結(jié)構(gòu)框圖 圖 6 Intel 2716 的內(nèi)部結(jié)構(gòu)及引腳分配 ?存儲(chǔ)陣列； Intel2716存儲(chǔ)器芯片的存儲(chǔ)陣列由 2K 8個(gè)帶有浮動(dòng)?xùn)诺?MOS管構(gòu)成，共可保存 2K 8位二進(jìn)制信息； ?X譯碼器：又稱為行譯碼器，可對(duì) 7位行地址進(jìn)行譯碼； ?Y譯碼器：又稱為列譯碼器，可對(duì) 4位列地址進(jìn)行譯碼； ?輸出允許、片選和編程邏輯：實(shí)現(xiàn)片選及控制信息的讀 /寫； ?數(shù)據(jù)輸出緩沖器：實(shí)現(xiàn)對(duì)輸出數(shù)據(jù)的緩沖。 2716 芯片的外部結(jié)構(gòu) Intel2716具有 24個(gè)引腳，其引腳分配如圖 5所示，各引腳的功能如下： ? Al0～ A0：地址信號(hào)輸入引腳，可尋址芯片的 2K