【文章內(nèi)容簡(jiǎn)介】 分型的 A/D 轉(zhuǎn)換器，全部轉(zhuǎn)換電路用 CMOS 大規(guī)模集成電路技術(shù)設(shè)計(jì)，具有功耗低、精度高、抗干擾性能強(qiáng)、功能完整、使用簡(jiǎn)單及 與微機(jī)或其他數(shù)字電路兼容等優(yōu)點(diǎn)。它電壓量程分 和 兩檔，量程的擴(kuò)展通過(guò)外加控制電路實(shí)現(xiàn)。轉(zhuǎn)換速率為 4~10Hz，相應(yīng)時(shí)鐘頻率變化范圍為 50~150kHz。輸入阻抗大于 100MΩ。工作電壓范圍為177。 ~177。 8V 或 9~16V。當(dāng)電壓為177。 5V 時(shí)，典型功耗為 8mW。片內(nèi)具有自動(dòng)極性轉(zhuǎn)換和自動(dòng)調(diào)零功能。有過(guò)量程和欠量程標(biāo)志信號(hào)輸出，配上控制電路可以完成自動(dòng)量程切換。片內(nèi)提供時(shí)鐘脈沖發(fā)生電路，使用時(shí)只需外接一電阻，也可以使用外部輸入時(shí)鐘。時(shí)鐘頻率范圍為50~150kHz。外接單一正電壓基準(zhǔn)，基準(zhǔn)電壓值和量程有關(guān)。當(dāng)量稱為 時(shí)，基準(zhǔn)電壓為 2V。當(dāng)量程為 時(shí)，基準(zhǔn)電壓為 200mV。各管腳排列如圖 11 所示。 MC14433 的 管 腳功能 如下： VDD：主工作電源 +5V。 VEE:模擬部分的負(fù)電源端，接 5V。 VAG：模擬地端。 ..2423Q322Q221Q120Q019D S 11211C L K 010C L K 19DU876C15R 1/ C 14R1321V A G1314E O C1516D S 417D S 318D S 2V RV XC 01C 02V CCVM C 1 44 33ORV SSdd圖 11 MC14433 的引腳排列 10 VSS：數(shù)字地端。 VR：基準(zhǔn)電壓。 RI：積分電阻輸入端， VX=2V 時(shí)， R1=470?； VX=200Mv 時(shí)， R1=27K?。 C1：積分電容輸入端。 C1 一般為 。 C0 C02：外界補(bǔ)償電容端，電容取值約 。 R1/C1： R1 與 C1 的公 共端。 CLK CLKO:外界振蕩器時(shí)鐘調(diào)節(jié)電阻 Rc， Rc 一般取 470 K?左右。 EOC：轉(zhuǎn)換結(jié)束信號(hào)輸出端，正脈沖有效。 DU：?jiǎn)?dòng)新的轉(zhuǎn)換，若 DU 與 EOC 相連，每當(dāng) A/D 轉(zhuǎn)換結(jié)束后，自動(dòng)啟動(dòng)新的轉(zhuǎn)換。 /OR：當(dāng) |Vx|VR，過(guò)量程 /OR 輸出低電平。 DS4~DS1： 選擇個(gè)、十、百、千位，正脈沖有效。 DS1 對(duì)應(yīng)千位， DS4 對(duì)應(yīng)個(gè)位。每個(gè)選通脈沖寬度為 18 個(gè)時(shí)鐘周期，兩個(gè)相應(yīng)脈沖之間間隔為 2 個(gè)時(shí)鐘周期。 MC14433 選通脈沖時(shí)序如圖 12 所示。 圖 12 MC14433 選通脈沖時(shí)序圖 Q0~Q3： BCD 碼輸出線。其中 Q0 為最低位， Q3 為最高位。當(dāng) DS DS3和 DS4 選通期間，輸出三位完整的 BCD 碼數(shù)，但在 DS1 選通期間，輸出端 Q0~Q3 除了表示個(gè)位的 0 或 1 外，還表示了轉(zhuǎn)化值的正負(fù)極性和欠量程還是過(guò)量程。具體情況如表 3 所示。 由表可知： Q3 表示 1/2 位， Q3=0 對(duì)應(yīng) 1，反之對(duì)應(yīng) 0。 Q2 表示被測(cè)信號(hào)的極性， Q2=1 為正極性，反之為負(fù)極性。 Q0 指示量程是否合適，若輸出為“ 0”，表示量程合適，若輸出為“ 1”，說(shuō)明 VX 超出量程范圍，當(dāng)≈1 / 2 C L K 周期1 6 4 0 0 個(gè)時(shí)鐘脈沖周期2 個(gè)時(shí)鐘脈沖周期18 個(gè)脈沖時(shí)鐘周期≈≈≈≈E O CD S 1 1 / 2 位D S 2D S 3D S 4（最低位）（最高位）千位 百位 十位 個(gè)位 ≈ 千位 百位Q 3~ Q 0. 11 與 Q3 一起使用時(shí)，就可以指示出過(guò)量程或欠量程 。過(guò)量程時(shí) Q3 為“ 0”， Q0 為“ 1”；欠量程時(shí) Q3 與 Q0 均為“ 1”。 表 3 DS1 選通時(shí) Q3~Q0 表示的結(jié)果 DS1 Q3 Q2 Q1 Q0 表示結(jié)果 1 1 0 千位數(shù)為 0 1 0 0 千位數(shù)為 1 1 1 0 結(jié)果為正 1 0 0 結(jié)果為負(fù) 1 0 1 輸入過(guò)量程 1 1 1 輸入欠量程 由于 MC14433 的 A/D 轉(zhuǎn)換結(jié)果是動(dòng)態(tài)分時(shí)輸出的 BCD 碼，對(duì)于 89C51 單片機(jī)的應(yīng)用系統(tǒng)來(lái)說(shuō)， MC14433 可以直接和其 P2 口或擴(kuò)展 I/O 口 8155/8255 相連。 MC14433 與 AT89C51 單片機(jī) P2 口直接相連的硬件接口 電路 如圖 13 所示 。 圖 13 MC14433 與 89C51 單片機(jī)的硬件接口 電路 該電路采用中斷方式管理 MC14433 的操作，由于引腳 EOC 與 DU 連接在一起 ，所以， MC14433 能自動(dòng) 連續(xù) 轉(zhuǎn)換，每次轉(zhuǎn)換結(jié)束 便在 EOC 腳輸出正脈沖，經(jīng)反相后作為 89C51 的外部中斷請(qǐng)求信號(hào) /INT1。 AT89C51 單片機(jī)的 介紹 AT89C51 是一個(gè)低電壓，高性能 CMOS 8 位單片機(jī)，片內(nèi)含 4k 字節(jié)的可反.2423Q322Q221Q120Q019D S 1M C 1 44 331211 109DU876 5 43218D S 217D S 314E O C16D S 4113C40 .1uC50 .04 7uC60 .02 uC30 .1uR 134 70 KR 14 3 00 K5 G 1 40 3123+ 5V+ 5V 5 VR P 11KVxP 28P 27P 26P 25P 24P 23EA31I N T 113P 21P 22A T 8 9C 511( 被測(cè)信號(hào)輸入端 )...12 復(fù)擦寫的 Flash 只讀程序存儲(chǔ)器（ PEROM）和 128 字節(jié)的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器（ RAM），器件采用 ATMEL 公司的高密度、非易失性存儲(chǔ)技術(shù)生產(chǎn)，兼容標(biāo)準(zhǔn)MCS51 指令系統(tǒng)，片內(nèi)置通用 8 位中央處理器和 Flash 存儲(chǔ)單元，內(nèi)置功能強(qiáng)大的微型計(jì)算機(jī)的 AT89C51 提供了高性價(jià)比的解決方案。 AT89C51 單片機(jī)有 40 個(gè)引腳， 32 個(gè)外部雙向輸入 /輸出（ I/O）端口，同時(shí)內(nèi)含 2 個(gè)外中斷口， 2 個(gè) 16 位可編程定時(shí)計(jì)數(shù)器 ， 2 個(gè)全雙工串行通信口，AT89C51 可以按照常規(guī)方法進(jìn)行編程，也可以在線編程。其將通用的微處理器 和 Flash 存儲(chǔ)器結(jié)合在一起，特別是可反復(fù)擦寫的 Flash 存儲(chǔ)器可有效地降低開發(fā)成本。整個(gè) PEROM 陣列和三個(gè)鎖定位的電擦除可通過(guò)正確的控制信號(hào)組合，并保持 ALE 管腳處于低電平 10ms 來(lái)完成。在芯片擦操作中，代碼陣列全被寫“ 1”且在任何非空存儲(chǔ)字節(jié)被重復(fù)編程以前，該操作必須被執(zhí)行。此外， AT89C51設(shè)有穩(wěn)態(tài)邏輯，可以在低到零頻率的條件下靜態(tài)邏輯，支持兩種軟件可選的掉電模式。在閑置模式下， CPU 停止工作。但 RAM，定時(shí)器，計(jì)數(shù)器 ，串口和中斷系統(tǒng)仍在工作。在掉電模式下，保存 RAM 的內(nèi)容并且凍結(jié)振蕩器，禁止所用其他芯片功能，直到下一個(gè)硬件復(fù)位為止。其引腳排列如圖 14 所示。各管腳功能描述 如下： VCC：供電電壓。 GND：接地。 P0 口： P0 口為一個(gè) 8 位漏級(jí)開路雙向 I/O 口，每 個(gè)管 腳可吸收 8TTL 門電流。當(dāng) P1 口的管腳第一次寫 1 時(shí)，被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲(chǔ)器，它 可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH 編程時(shí)， P0 口作為原碼輸入口，當(dāng) FIASH 進(jìn)行校驗(yàn)時(shí)， P0 輸出原碼，此時(shí) P0 外部必須被拉高。 P1 口： P1 口是一個(gè)內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL 門電流。 P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸入， P1 口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH 編程和校驗(yàn)時(shí)， P1 口作為第八位地址接收。 P2 口： P2 口為一個(gè)內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4 個(gè) TTL 門電流，當(dāng) P2 口被寫“ 1”時(shí)，其管腳被內(nèi)部上拉電阻拉高，且.E A / V p p31X T A L 119X T A L 218R E S E T9P 3 . 7 ( R D )17P 3 . 6 ( W R )16P 3 . 2 ( I N T 0 )12P 3 . 3 ( I N T 1 )13P 3 . 4 ( T 0 )14P 3 . 5 ( T 1 )15P 1 . 01P 1 . 12P 1 . 23P 1 . 34P 1 . 45P 1 . 56P 1 . 67P 1 . 78P 0 . 039P 0 . 138P 0 . 237P 0 . 336P 0 . 435P 0 . 534P 0 . 633P 0 . 732P 2 . 021P 2 . 122P 2 . 223P 2 . 324P 2 . 425P 2 . 526P 2 . 627P 2 . 728P S E N29A L E / P R O G30P 3 . 1 ( T X D )11P 3 . 0 ( R X D )10G N D20V C C40A T 8 9 C 5 1..圖 14 AT89C51 的管腳排列 13 作為輸入。并因此作為輸入時(shí)， P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。 P2 口當(dāng)用于外部程序存儲(chǔ)器或 16 位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)， P2 口輸出地址的高八位。在給出地址“ 1”時(shí)，它利用內(nèi)部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫時(shí)， P2 口輸出其特殊功能寄存器的內(nèi)容。P2 口在 FLASH 編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào)。 P3 口： P3 口管腳是 8 個(gè)帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個(gè) TTL門電流。當(dāng) P3 口寫入“ 1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。 RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時(shí)，要保持 RST 腳兩 個(gè)機(jī)器周期的高電平時(shí)間。 ALE/PROG：當(dāng)訪問(wèn)外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時(shí)， ALE 端以不變的頻率周期輸出正脈沖信號(hào)，此頻率為振蕩器頻率的 1/6。因此它可用作對(duì)外部輸出的脈沖或用于定時(shí)目的。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過(guò)一個(gè) ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時(shí)， ALE 只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁 止，置位無(wú)效。 /PSEN：外部程序存儲(chǔ)器的選通信號(hào)。在由外部程序存儲(chǔ)器取指期間，每個(gè)機(jī)器周期兩次 /PSEN 有效。但在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的 /PSEN 信號(hào)將不出現(xiàn)。 /EA/VPP ：當(dāng) /EA 保 持 低 電 平 時(shí) ， 則 在 此 期 間 外 部 程 序 存 儲(chǔ) 器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲(chǔ)器。注意加密方式 1 時(shí)， /EA 將內(nèi)部鎖定為 RESET；當(dāng) /EA 端保持高電平時(shí)，此間內(nèi)部程序存儲(chǔ)器。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（ VPP）。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時(shí)鐘工作電路的輸 入。 XTAL2：來(lái)自反向振蕩器的輸出。 電源電路 電源電路是給電子設(shè)備提供必要的電源能量的電路，在集成電路中主要使用的是由交流（ AC） 220V， 50/60Hz 的市電轉(zhuǎn)換成的直流電。 其電路圖如圖 15 所 示。該部分電路由降壓、整流、濾波、穩(wěn)壓四部分組成。 220V、 50Hz 的 市電經(jīng)變壓器 降 壓后產(chǎn)生 12V 的交流電，經(jīng) D1~D4 橋式整流 、 電容濾波后，由不同穩(wěn)壓集成塊產(chǎn)生 12V 和 177。 5V 三 種電壓，供不同的外圍設(shè)備使用 。其中穩(wěn)壓塊 78L05 輸出的 +5V 電壓作為系統(tǒng)的主要電源向電路供電，78L12 輸出的 +12V 電源專用于向驅(qū)動(dòng)電路的 14 圖 15 電源電路 繼電器供電，穩(wěn)壓塊 79L05 輸出的 5V 專用于 A/D 轉(zhuǎn)換的負(fù)電源。 LED 為電源指示， R1 R16