【文章內(nèi)容簡介】 T 顯像管 8 MIN1 鍵 4 KEY[3] 顯像管 7 MIN0 鍵 3 KEY[2] 顯像管 5 SEC1 鍵 2 KEY[1] 顯像管 4 SEC0 鍵 1 KEY[0] CLOCK0 CLK 表 3 具體的引腳分配 實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)D9D16 D15 D14 D13 D12 D11 D10D8 D7 D6 D5 D4 D3 D2 D1PIO8PIO9PIO10PIO11PIO12PIO13PIO14PIO15SPEAKER實(shí)實(shí)實(shí)12345678實(shí)實(shí)實(shí)實(shí)FPGA/CPLDPIO0PIO1PIO2PIO3PIO4PIO5PIO6PIO7實(shí)1實(shí)2實(shí)3實(shí)4實(shí)5實(shí)6實(shí)7實(shí)8PIO15PIO8PIO47PIO44PIO43PIO40PIO39PIO36PIO35PIO32PIO31PIO28PIO27PIO24PIO23PIO20PIO19PIO16 17 分配好引腳，下載程序到硬件之后就可以調(diào)試了。首先按下 TEST,顯示 8888則測試模式運(yùn)行正常；按下 SET_T 設(shè)置時(shí)間， LED[1]亮，再輸入所學(xué)要的時(shí)間，再次按下 SET_T 關(guān)閉設(shè)置時(shí)間， LED[1]滅；按下 START,開始計(jì)時(shí) ， LED[0]、 COOK亮，當(dāng)時(shí)間回到 0000 時(shí)，燈全滅，完成試驗(yàn)。 18 總 結(jié) 本次課程設(shè)計(jì) 是 微波爐控制器的 FPGA 實(shí)現(xiàn) ， 微波爐控制器系統(tǒng)可由三個(gè)電路模塊組成： 狀態(tài)控制電路模塊 controller、數(shù)據(jù)裝載電路模塊 loader、計(jì)時(shí)器模塊 counter。在 QUARTUSII 上進(jìn)行程序的編程、仿真，在編譯仿真通過后，最終在試驗(yàn)箱調(diào)試成功，實(shí)現(xiàn)設(shè)計(jì)任務(wù)書所要求的指標(biāo)。 本次課程設(shè)計(jì)從收集資料到完成論文共歷時(shí) 2個(gè)星期。在課程設(shè)計(jì)期間，在溫習(xí)舊知識(shí)的同時(shí)，還學(xué)習(xí)了許多新的東西， 把他們運(yùn)用到這次設(shè)計(jì) 中，加深了對(duì)之前學(xué)到的知識(shí)的理解。 通過此次設(shè)計(jì)，我 收獲了很多關(guān)于 EDA 技術(shù)與 VHDL的知識(shí)。 特別是 QUARTUS II 軟件的應(yīng)用，從安裝到使用，在到對(duì)在仿真時(shí)遇到問題的解決，明白了理論是完美的，而實(shí)際仿真是會(huì)有延時(shí)、毛刺等問題，所以在仿真是如何設(shè)置時(shí)鐘也是值得好好考慮的。同時(shí) 此次設(shè)計(jì) 使我的動(dòng)手能力提高了許多，能夠讓我在設(shè)計(jì)電路時(shí)，自己來解決碰到的問題，學(xué)會(huì)了怎樣去分析電路，怎樣把所學(xué)到的知識(shí)和實(shí)際相起來。但是由于在很多方面都沒有經(jīng)驗(yàn)， 在設(shè)計(jì)中遇到了很多困難 ，今后將 努力克服 自己 在完成課程設(shè)計(jì)過程中暴露出來的不足之處 。 19 附錄一 原理圖 20 附錄二 源程序 狀態(tài)控制電路的 VHDL 實(shí)現(xiàn)如下： LIBRARY IEEE。 USE 。 USE 。 USE 。 ENTITY controllor IS PORT( RESET:IN STD_LOGIC。 復(fù)位信號(hào) KEY: IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 輸入時(shí)間 SET_T:IN STD_LOGIC。 時(shí)間設(shè)置信號(hào) START:IN STD_LOGIC。 開始烹調(diào)信號(hào) TEST:IN STD_LOGIC。 顯示電路測試信號(hào) CLK:IN STD_LOGIC。 時(shí)鐘脈沖 DONE:IN STD_LOGIC。 完成信號(hào) COOK:OUT STD_LOGIC。 指示烹調(diào)狀態(tài)，提示計(jì)時(shí)器開始計(jì)數(shù) LD_TEST:OUT STD_LOGIC。 指示數(shù)據(jù)裝載電路載入的用于測試的數(shù)據(jù) LD_CLK:OUT STD_LOGIC。 指示數(shù)據(jù)裝載電路載入設(shè)置時(shí)間數(shù)據(jù) DATA:OUT STD_LOGIC_VECTOR(15 DOWNTO 0)。16 位數(shù)據(jù) LED_SET_T:OUT STD_LOGIC。 LED 顯示狀態(tài) LD_DONE:OUT STD_LOGIC LED 顯示完成 )。 END controllor。 ARCHITECTURE rtl OF controllor IS TYPE STATES IS(IDLE,LAMP_TEST,SET_CLOCK,TIMER,DONE_MSG)。 SIGNAL NXT,CUR:STATES。 2 個(gè)信號(hào)：下一狀態(tài)、當(dāng)前 狀態(tài) SIGNAL DATATMP:STD_LOGIC_VECTOR(15 DOWNTO 0)。 SIGNAL SET_T0: STD_LOGIC。 設(shè)置時(shí)間信號(hào) BEGIN PROCESS(CLK,RESET) 時(shí)鐘和復(fù)位的進(jìn)程 BEGIN IF RESET=39。139。 THEN 復(fù)位時(shí)將 IDLE（顯示 0000）賦予當(dāng)前狀態(tài) 21 CUR=IDLE。 ELSIF CLK39。EVENT AND CLK=39。139。 THEN CUR=NXT。 如果不是，遇到上邊沿則自動(dòng)跳轉(zhuǎn)下一狀態(tài) END IF。 END PROCESS。 PROCESS(RESET,KEY) 復(fù)位和輸入的進(jìn)程 BEGIN 可以讓輸入 4 位數(shù)字 顯示時(shí)間 IF RESET = 39。139。 THEN 復(fù)位時(shí)不論任何狀態(tài)數(shù)碼管都將顯示 0000 DATATMP = (others = 39。039。)。 ELSE IF KEY(3)39。EVENT AND KEY(3) = 39。139。 THEN 設(shè)置分的十位 IF DATATMP(15 DOWNTO 12) = 0101 THEN 5 自動(dòng)跳轉(zhuǎn)到 0 DATATMP(15 DOWNTO 12) = 0000。 ELSE DATATMP(15 DOWNTO 12) = DATATMP(15 DOWNTO 12) + 1。 END IF。 否則自動(dòng)加 1 END IF。 IF KEY(2)39。EVENT AND KEY(2) = 39。139。 THEN 設(shè)置分的個(gè)位 IF DATATMP(11 DOWNTO 8) = 1001 THEN 9 自動(dòng)跳轉(zhuǎn)到 0 DATATMP(11 DOWNTO 8) = 0000。 ELSE DATATMP(11 DOWNTO 8) = DATATMP(11 DOWNTO 8) + 1。 END IF。 否則自動(dòng)加 1 END IF。 IF KEY(1)39。EVENT AND KEY(1) = 39。139。 THEN 設(shè)置秒的十位 IF DATATMP(7 DOWNTO 4) = 0101 THEN 5 自動(dòng)跳轉(zhuǎn)到 0 DATATMP(7 DOWNTO 4) = 0000。 ELSE DATATMP(7 DOWNTO 4) = DATATMP(7 DOWNTO 4) + 1。 END IF。 否則自動(dòng)加 1 END IF。 IF KEY(0)39。EVENT AND KEY(0) = 39。139。 THEN 設(shè)置秒的個(gè)位 IF DATATMP(3 DOWNTO 0) = 1001 THEN 9 自動(dòng)跳轉(zhuǎn)到 0 DATATMP(3 DOWNTO 0) = 0000。 ELSE 22 DATATMP(3 DOWNTO 0) = DATATMP(3 DOWNTO 0) + 1。 END IF。 END IF。 否則自動(dòng)加 1 END IF。 DATA = DATATMP。 END PROCESS。 PROCESS(SET_T,RESET) 設(shè)置時(shí)間和復(fù)位進(jìn)程 BEGIN IF RESET = 39。139。 THEN 復(fù)位時(shí)設(shè)置時(shí)間變?yōu)榈碗娖? SET_T0 = 39。039。 ELSIF SET_T39。EVENT AND SET_T = 39。139。 THEN 按下 SET_T 鍵時(shí) SET_T0 = NOT SET_T0。 SET_T 非它前之狀態(tài) END IF。 IF SET_T0 = 39。139。 THEN LED_SET_T = 39。139。 賦予 SET_T 持續(xù)電平 ELSE LED_SET_T = 39。039。 賦予 SET_T 持續(xù)電平 END IF。 END PROCESS。 PROCESS(CLK,CUR,SET_T,START,TEST,DONE) IS BEGIN NXT=IDLE。 將 IDLE 載入 NXT LD_TEST=39。039。 復(fù)位 LD_DONE=39。039。 LD_CLK=39。039。 COOK=39。039。 CASE CUR IS WHEN LAMP_TEST= 譯碼器顯示測試狀態(tài) LD_TEST=39。139。 COOK=39。039。 WHEN SET_CLOCK= 烹調(diào)時(shí)間測試狀態(tài) LD_CLK=39。139。 COOK=39。039。 23 WHEN DONE_MSG= 完成信息顯示狀態(tài) LD_DONE=39。039。 COOK=39。039。 WHEN IDLE= 初始狀態(tài)定義 IF TEST=39。139。 THEN NXT=LAMP_TEST。 設(shè)置 TEST LD_TEST=39。139。 ELSIF SET_T0=39。139。 THEN 設(shè)置 SET_T NXT=SET_CLOCK。 LD_CLK=39。139。 ELSIF START=39。139。 AND DONE=39。039。 THEN 設(shè)置計(jì)時(shí)模式 NXT=TIMER。 COOK=39。139。 END IF。 WHEN TIMER= IF DONE=39。139。 THEN 設(shè)置計(jì)時(shí)完成 NXT=DONE_MSG。 LD_DONE=39。039。 ELSE NXT=TIMER。 COOK=39。139。 END IF。 WHEN OTHERS=NULL。 END CASE。 END PROCESS。 END rtl。 數(shù)據(jù)裝載電路的 VHDL 實(shí)現(xiàn)如下 : LIBRARY IEEE。 USE 。 USE 。 ENTITY loader IS 24 PORT( DATAIN:IN STD_LOGIC_VECTOR(15 DOWNTO 0)。 輸入 16 位數(shù)據(jù) LD_TEST:IN STD_LOGIC。 LD_C