【文章內(nèi)容簡(jiǎn)介】 械鎖必須佩帶鑰匙才能開(kāi)鎖。 (6) 電子密碼鎖操作簡(jiǎn)單易行，一學(xué)即會(huì)。 電子密碼鎖的發(fā)展趨勢(shì) 在日常生活和工作中，住宅與部門(mén)的安全防范、單位的文件檔案、財(cái)務(wù)報(bào)表以及一些個(gè)人資料的保存多以加鎖的辦法來(lái)解決。目前門(mén)鎖主要用彈子鎖，其鑰匙容易丟 失；保險(xiǎn)箱主要用機(jī)械密碼鎖，其結(jié)構(gòu)較為復(fù)雜，制造精度要求高，成本高，且易出現(xiàn)故障，人們常需攜帶多把鑰匙，使用極不方便，且鑰匙丟失后安全性即大 2 打折扣。針對(duì)這些鎖具給人們帶來(lái)的不便若使用機(jī)械式鑰匙開(kāi)鎖，為滿(mǎn)足人們對(duì)鎖的使用要求，增加其安全性，用密碼代替鑰匙的密碼鎖應(yīng)運(yùn)而生。它的出現(xiàn)為人們的生活帶來(lái)了很大的方便，有很廣闊的市場(chǎng)前景。由于電子器件所限，以前開(kāi)發(fā)的電子密碼鎖，其種類(lèi)不多，保密性差，最基本的就是只依靠最簡(jiǎn)單的模擬電子開(kāi)關(guān)來(lái)實(shí)現(xiàn)的，制作簡(jiǎn)單但很不安全，在后為多是基于 EDA 來(lái)實(shí)現(xiàn)的，其電路結(jié)構(gòu)復(fù)雜，電子元件 繁多，也有使用早先的 20 引腳的 2051 系列單片機(jī)來(lái)實(shí)現(xiàn)的，但密碼簡(jiǎn)單，易破解。隨著電子元件的進(jìn)一步發(fā)展，電子密碼鎖也出現(xiàn)了很多的種類(lèi)，功能日益強(qiáng)大，使用更加方便，安全保密性更強(qiáng)，由以前的單密碼輸入發(fā)展到現(xiàn)在的，密碼加感應(yīng)元件，實(shí)現(xiàn)了真真的電子加密，用戶(hù)只有密碼或電子鑰匙中的一樣，是打不開(kāi)鎖的，隨著電子元件的發(fā)展及人們對(duì)保密性需求的提高出現(xiàn)了越來(lái)越多的電子密碼鎖。 出于安全、方便等方面的需要許多電子密碼鎖已相繼問(wèn)世。但這類(lèi)產(chǎn)品的特點(diǎn)是針對(duì)特定有效卡、指紋或聲音有效，且不能實(shí)現(xiàn)遠(yuǎn)程控制，只能適用于保密要求高且供 個(gè)人使用的箱、柜、房間等。由于數(shù)字、字符、圖形圖像、人體生物特征和時(shí)間等要素均可成為鑰匙的電子信息，組合使用這些信息能夠使電子防盜鎖獲得高度的保密性，如防范森嚴(yán)的金庫(kù)，需要使用復(fù)合信息密碼的電子防盜鎖，這樣對(duì)盜賊而言是“道高一尺、魔高一丈”。組合使用信息也能夠使電子防盜鎖獲得無(wú)窮擴(kuò)展的可能，使產(chǎn)品多樣化，對(duì)用戶(hù)而言是“千挑百選、自得其所”?？梢钥闯鼋M合使用電子信息是電子密碼鎖以后發(fā)展的趨勢(shì)。 主要研究?jī)?nèi)容 （ 1） 通過(guò)對(duì)課題設(shè)計(jì)的要求進(jìn)行分析，尋求可靠地解決方案，選擇控制方案和主要芯片。具體分析了各種芯片 的差異與優(yōu)缺點(diǎn)，以及選擇該芯片的理由，確立了初步的芯片控制方案； （ 2） 熟練掌握單片機(jī)的基本編程語(yǔ)言和硬件設(shè)計(jì)方法； （ 3） 設(shè)計(jì)系統(tǒng)總體方案，對(duì)元器件等進(jìn)行合理選型； （ 4） 完成 系統(tǒng)軟件程序設(shè)計(jì)，結(jié)合系統(tǒng)硬件進(jìn)行調(diào)試，以達(dá)到如下基本要求 :密碼通過(guò)鍵盤(pán)輸入，若密碼正確，則將鎖打開(kāi)。報(bào)警、鎖定鍵盤(pán)功能。密碼輸入錯(cuò)誤數(shù)碼顯示器會(huì)顯示錯(cuò)誤提示，若密碼輸入次數(shù)超過(guò) 3 次，蜂鳴器報(bào)警并且鎖定鍵 3 盤(pán)； （ 5） 對(duì)本次畢業(yè)設(shè)計(jì)的總結(jié)。 4 1 設(shè)計(jì)方案的選擇 方案一 采用數(shù)字電路控制 :用以 74LS112 雙 JK 觸發(fā)器構(gòu)成的數(shù)字邏輯電路作為密碼鎖的核心控制，共設(shè)了 9 個(gè)用戶(hù)輸入鍵，其中只有 4 個(gè)是有效的密碼按鍵，其它的都是干擾按鍵，若按下干擾鍵，鍵盤(pán)輸入電路自動(dòng)清零，原先輸入的密碼無(wú)效，需要重新輸入；如果用戶(hù)輸入密碼的時(shí)間超過(guò) 10 秒 ,電路將報(bào)警 20 秒，若電路連續(xù)報(bào)警三次，電路將鎖定鍵盤(pán) 2 分鐘，防止他人的非法操作。 采用數(shù)字電路設(shè)計(jì)的方案好處就是設(shè)計(jì)簡(jiǎn)單但控制的準(zhǔn)確性和靈活性差。故不采用。 方案二 采用以單片機(jī)為核心的控制方案 :由于單片機(jī)種類(lèi)繁多，各種型號(hào)都有其 一定的應(yīng)用環(huán)境，因此在選用時(shí)要多加比較，合理選擇，以期獲得最佳的性?xún)r(jià)比。一般來(lái)說(shuō)在選取單片機(jī)時(shí)從下面幾個(gè)方面考慮：性能、存儲(chǔ)器、運(yùn)行速度、 I/O 口、定時(shí) /計(jì)數(shù)器、串行接口、模擬電路功能、工作電壓、功耗、封裝形式、抗干擾性、保密性，除了以上的一些的還有一些最基本的比如：中斷源的數(shù)量和優(yōu)先級(jí)、工作溫度范圍、有沒(méi)有低電壓檢測(cè)功能、單片機(jī)內(nèi)有無(wú)時(shí)鐘振蕩器、有無(wú)上電復(fù)位功能等。在開(kāi)發(fā)過(guò)程中單片機(jī)還受到：開(kāi)發(fā)工具、編程器、開(kāi)發(fā)成本、開(kāi)發(fā)人員的適應(yīng)性、技術(shù)支持和服務(wù)等等因素。 基于以上因素本設(shè)計(jì)選用單片機(jī) AT89S51 作為 本設(shè)計(jì)的核心元件， 利用單片機(jī)靈活的編程設(shè)計(jì)和豐富的 I/O 端口，及其控制的準(zhǔn)確性，實(shí)現(xiàn)基本的密碼鎖功能 。在單片機(jī)的外圍電路外接輸入鍵盤(pán)用于密碼的輸入和一些功能的控制，外接 AT24C02 芯片用于密碼的存儲(chǔ)，外接 LCD1602 顯示器用于顯示作用。當(dāng)用戶(hù)需要開(kāi)鎖時(shí)，先按鍵盤(pán)開(kāi)鎖鍵之后按鍵盤(pán)的數(shù)字鍵 0－ 9 輸入密碼。密碼輸完后按下確認(rèn)鍵，如果密碼輸入正確則開(kāi)鎖，不正確顯示密碼錯(cuò)誤重新輸入密碼，當(dāng)三次密碼錯(cuò)誤則發(fā)出報(bào)警；當(dāng)用戶(hù)需要修改密碼時(shí)，先按下鍵盤(pán)設(shè)置鍵后輸入原來(lái)的密碼，只有當(dāng)輸入的原密碼正確后才能設(shè)置新密碼。新密碼 輸入無(wú)誤后按確認(rèn)鍵使新密碼將得到存儲(chǔ)，密碼修改成功。 可以看出方案二控制靈活準(zhǔn)確性好且保密性強(qiáng)還具有擴(kuò)展功能，根據(jù)現(xiàn)實(shí)生活的需要此次設(shè)計(jì)采用此方案。 5 2 主要元器件介紹 主控芯片 AT89S51 AT89S51 是一個(gè)低功耗，高性能 CMOS 8 位單片機(jī)，片內(nèi)含 8kB ISP(Insystem programmable)的可反復(fù)擦寫(xiě) 1000 次的 Flash 只讀程序存儲(chǔ)器，器件采用 ATMEL 公司的高密度、非易失性存儲(chǔ)技術(shù)制造，兼容標(biāo)準(zhǔn) MCS51 指令系統(tǒng)及 80C51 引腳結(jié)構(gòu)，芯片內(nèi)集成了通用 8 位中央處 理器和 ISP Flash 存儲(chǔ)單元，功能強(qiáng)大的微型計(jì)算機(jī)的 AT89S51 可為許多嵌入式控制應(yīng)用系統(tǒng)提供高性?xún)r(jià)比的解決方案。 AT89S51 性能簡(jiǎn)介 AT89S51 具有如下特點(diǎn)： 40 個(gè)引腳 如 下圖 21 所 示， 8k Bytes Flash 片內(nèi)程序存儲(chǔ)器， 128 bytes 的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器 （ RAM）， 32 個(gè)外部雙向輸入 /輸出（ I/O）口， 5 個(gè)中斷優(yōu)先級(jí) 2 層中斷嵌套中斷， 2 個(gè) 16 位可編程定時(shí)計(jì)數(shù)器 ,2 個(gè)全雙工串行通信口，看門(mén)狗 （ WDT） 電路，片內(nèi)時(shí)鐘振蕩器。 此外， AT89S51 設(shè)計(jì)和配置了振蕩頻率可 為 0Hz 并可通過(guò)軟件設(shè)置省電模式?？臻e模式下， CPU 暫停工作，而 RAM 定時(shí)計(jì)數(shù)器，串行口，外中斷系統(tǒng)可繼續(xù)工作，掉電模式凍結(jié)振蕩器而保存 RAM 的數(shù)據(jù)，停止芯片其它功能直至外中斷激活或硬件復(fù)位。同時(shí)該芯片還具有 PDIP、 TQFP 和 PLCC 等三種封裝形式，以適應(yīng)不同產(chǎn)品的需求。 圖 21 AT89S51 芯片引腳圖 6 其 主要功 能特性： 兼容 MCS51 指令系統(tǒng) 4k 可反復(fù)擦寫(xiě) (1000 次 ） ISP Flash ROM 32 個(gè)雙向 I/O 口 工作電壓 2 個(gè) 16 位可編程定時(shí) /計(jì)數(shù)器 時(shí)鐘頻率 033MHz 全雙工 UART 串行中斷口線(xiàn) 128x8 bit 內(nèi)部 RAM 2 個(gè)外部中斷源 低功耗空閑和省電模式 中斷喚醒省電模式 3 級(jí)加密位 看門(mén)狗 （ WDT） 電路 軟件設(shè)置空閑和省電功能 靈活的 ISP 字節(jié)和分頁(yè)編程 雙數(shù)據(jù)寄存器指針 可以看出 AT89S51 提供以下標(biāo)準(zhǔn)功能： 4K 字節(jié) Flash 閃速存儲(chǔ)器， 128 字節(jié)內(nèi)部 RAM， 32 個(gè) I/O 口線(xiàn)，看門(mén)狗（ WDT），兩個(gè)數(shù)據(jù)指針，兩個(gè) 16 位定時(shí)器 /計(jì)數(shù)器，一個(gè) 5 向量?jī)杉?jí)中斷結(jié)構(gòu)，一個(gè)全雙工串行通信口，片內(nèi)振蕩器及時(shí)鐘。同時(shí) , AT89S51 可降至 0Hz 的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電工作模式?？臻e方式停止 CPU 的工作，但允許 RAM， 定時(shí) /計(jì)數(shù)器，串行通信口及中斷系統(tǒng)繼續(xù)工作。掉電方式何在 RAM 中的內(nèi)容，但振蕩器停止工作并禁止其它所有部件工作直接到一個(gè)硬件復(fù)位 。 AT89S51 引腳功能說(shuō)明 Vcc： 電源電壓 GND： 地 P0口： P0口是一組 8位漏極開(kāi)路型雙向 I/O口，也即地址 /數(shù)據(jù)總線(xiàn)復(fù)用口，作為輸出口用時(shí)，每位能驅(qū)動(dòng) 8個(gè) TTL邏輯門(mén)電路，對(duì)端口寫(xiě)“ 1”可作為高阻抗輸入端口。在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器或程序存儲(chǔ)器時(shí)，這組口線(xiàn)分時(shí)轉(zhuǎn)換地址（低 8位）和數(shù)據(jù)總線(xiàn)復(fù)用，在訪問(wèn)期間激活內(nèi)部上拉電阻。在 Flash編程時(shí)， P0口接收指令字節(jié)， 而在程序校驗(yàn)時(shí)，輸出指令字節(jié)，校驗(yàn)時(shí)，要求外接上拉電阻。 P1口： P1是一個(gè)帶內(nèi)部上拉電阻的 8位雙向 I/O口， P1的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流） 4個(gè) TTL邏輯門(mén)電路。對(duì)端口寫(xiě)“ 1” ,通過(guò)內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口。作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)校驗(yàn)期間， P1接收低 8位地址。表 21為 P1口第二功能。 7 表 21 P1口第二功能 端口引腳 第二功能 MOSI（用于 ISP編程） MISO（用于 ISP編程） SCK（ 用于 ISP編程 ） P2口： P2是一個(gè)帶有內(nèi)部上拉電阻的 8位雙向 I/O口， P2的輸出緩沖級(jí)可驅(qū)動(dòng) 4個(gè)TTL邏輯門(mén)電路。對(duì)端口寫(xiě)“ 1” ,通過(guò)內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口，作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流 I。在訪問(wèn) ８ 位地址的外部數(shù)據(jù)存儲(chǔ)器（如執(zhí)行： MOVX @Ri 指令）時(shí)， P2口線(xiàn)上的內(nèi)（也即特殊功能寄存器，在整個(gè)訪問(wèn)期間不改變。 Flash 編程或校驗(yàn)時(shí)， P2也接收高位地址和其它控制信號(hào)。 P3口： P3口是一組帶有內(nèi)部上拉電阻的 8位雙向 I/O口。 P3口輸出緩 沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流） 4個(gè) TTL邏輯門(mén)電路。對(duì) P3口寫(xiě)入“ 1”時(shí)，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。作輸入端口時(shí)，被外部拉低的 P3口將用上拉電阻輸出電流 I。 P3口除了作為一般的 I/O口線(xiàn)外，更重要的用途是它的第二功能， P3口的第二功能如下表 22。 表 22 P3口的第二功能 端口功能 第二功能 端口引腳 第二功能 RXD（ ） 串行輸入口 T0（ ） 定時(shí) /計(jì)數(shù)器 0外部輸入 TXD（ ） 串行輸出口 T1（ ） 定時(shí) /計(jì)數(shù)器 1外部輸入 INT0（ ） 外中 斷 0 WR（ ） 外部數(shù)據(jù)存儲(chǔ)器寫(xiě)選通 INT1（ ） 外中斷 1 RD（ ） 外部數(shù)據(jù)存儲(chǔ)器讀選通 RST： 復(fù)位輸入。當(dāng)振蕩工作時(shí)， RST引腳出現(xiàn)兩個(gè)機(jī)器周期上高電平將使單片機(jī)復(fù)位。 WDT益出將使該引腳輸出高電平，設(shè)置 SFR AUXR 的 DISRTO 位（地址8EH）可打開(kāi)或關(guān)閉該功能。 DISRTO 位缺省為 RESET輸出高電平打開(kāi)狀態(tài)。 ALE/PROG： 當(dāng)訪問(wèn)外部程序存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器時(shí) ， ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低 8位字節(jié)。即使不訪問(wèn)外部存儲(chǔ)器， ALE仍以時(shí)鐘 振蕩頻率 8 的 1/6輸出的正脈沖信號(hào)，因此它可對(duì)外輸出時(shí)鐘或用于定時(shí)目地，要注意的是：當(dāng)訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)將跳過(guò)一個(gè) ALE脈沖。如有必要，可通過(guò)對(duì)特殊功能寄存器（ SFR）區(qū)中的 8EH單元的 D0位置位，可禁止 ALE操作。該位禁止后，只有一條 MOVX 和 MOVC指令 ALE才會(huì)被激活。此外，該引腳伎被微弱拉高，單片機(jī)執(zhí)行外部程序時(shí)，應(yīng)設(shè)置 ALE無(wú)效。 PSEN： 程序儲(chǔ)存允許 （ PSEN） 輸出是外部程序存儲(chǔ)器的讀選通信號(hào)，當(dāng) AT89S51由外部程序存儲(chǔ)器取指令（或數(shù)據(jù)）時(shí)，每個(gè)機(jī)器周期兩次 PSEN有效，即輸出兩個(gè)脈沖。 當(dāng)訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器，高有兩次有效的 PSEN信號(hào)。 EA/VPP： 外部訪問(wèn)允許。欲使 CPU訪問(wèn)外部程序存儲(chǔ)器（地址 0000H－ FFFFH），EA端必須保持低電平（接地）。需注意的是：如果加密位 LB1被編程，復(fù)位時(shí)內(nèi)部會(huì)鎖存 EA端狀態(tài)。如 EA端為高電平（接 Vcc端）， CPU則執(zhí)行內(nèi)部程序存儲(chǔ)器中的指令。 Flash存儲(chǔ)器編程時(shí) ,該引腳加上 ＋ 12V的編程電壓 Vpp。 XTAL1： 振蕩器反相放大器及內(nèi)部時(shí)鐘發(fā)生器的輸入端。 XTAL2： 振蕩器反相放大器的輸出端。 AT89S51芯片內(nèi)部結(jié)構(gòu) 特殊功能寄 存器：特殊功能寄存器的片內(nèi)空間分存如圖 22所示。這些地址并沒(méi)有全部占用，沒(méi)有占用的地址不可使用，讀這些地址將得到一個(gè)隨意的數(shù)值。而寫(xiě)這些地址單元將不能得到預(yù)期的結(jié)果。 中斷寄存器：各中斷允許控制位于 IE寄存器， 5個(gè)中斷源的中斷優(yōu)先級(jí)控制位于IP寄存器。圖 22為 AUXR輔助寄存器。 雙時(shí)鐘指針寄存器：特殊功能寄存器的片內(nèi)空間分存如圖 23所示。為方便地訪問(wèn)內(nèi)部和外部數(shù)據(jù)存儲(chǔ)器，提供了兩個(gè) 16位數(shù)據(jù)指針寄存儲(chǔ)器： PD0位于 SFR區(qū)塊中的地址 82H、 83H和 DP1位于地址 84H、 85H，當(dāng) SFR中的位 DPS=0時(shí)選擇 DP0,而 DPS=1時(shí)選擇 DP1。在使用前初始化 DPS。 電源空閑標(biāo)志：電源空閑標(biāo)志 （ POF） 在特殊功能寄存儲(chǔ)器 SFR中 PCON的第 4位 （ ） ,電源打開(kāi)時(shí) POF置 “1”,它可由軟件設(shè)置睡眠狀態(tài)并不為復(fù)位所影響。 存儲(chǔ)器結(jié)構(gòu)： MCS51單片機(jī)內(nèi)核采用程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器空間分開(kāi)的結(jié)構(gòu)，均具有 64KB外部程序和數(shù)據(jù)的尋址空間。 9 程序存儲(chǔ)器：如果 EA引腳接地（ GND），全部程序均執(zhí)行外部存儲(chǔ)器。在 AT89S51,假如接至 Vcc（電源＋），程序首先執(zhí)行從地址 0000H－ 0FFFH（ 4KB）內(nèi)部 程序存儲(chǔ)器，再執(zhí)行地址為 1000H－ FFFFH（ 60KB）的外部程序存儲(chǔ)器。 圖 22 AUXR輔助寄存器 圖 23 雙時(shí)鐘指針寄存器 數(shù)據(jù)存儲(chǔ)器：在 AT89S51的具有 128字節(jié)的內(nèi)部 RAM，這 128字節(jié)可利用直接或間接尋址方式訪問(wèn)，堆棧操作可利用間接尋址方式進(jìn)行， 128字節(jié)均可設(shè)置為堆棧區(qū)空間。 看門(mén)狗定時(shí)器 （ WDT） ： WDT是為了解決 CPU程序運(yùn)行時(shí)可能進(jìn)入混亂或死循 10 環(huán)而設(shè)置，它由一個(gè) 14bit計(jì)數(shù)器和看狗復(fù)位 SFR（ WDTRST） 構(gòu)成。外部復(fù)位時(shí)，WDT默認(rèn)為關(guān)閉狀態(tài)，要打開(kāi) WDT，必按 順序?qū)?01H和 0E1H寫(xiě)到 WDTRST寄存器，當(dāng)啟動(dòng)了 WDT，它會(huì)隨晶體振蕩器在每個(gè)機(jī)器周期計(jì)數(shù)，除硬件復(fù)位或 WDT溢出復(fù)位外沒(méi)有其它方法關(guān)閉 WDT，當(dāng) WDT溢出，將使 RST引腳輸出高電平的復(fù)位脈沖。 存儲(chǔ) 芯片 AT24C02 AT24C02是美國(guó) Atmel公司的低功耗 CMOS型 E2PROM，內(nèi)含 2568位存儲(chǔ)空間，具有工作電壓寬 (～ V)、 擦寫(xiě)次數(shù)多 (大于 10000次 )、寫(xiě)入速度快 (小于 10 ms)、抗干擾能力強(qiáng)、數(shù)據(jù)不易丟失、體積小等特點(diǎn)。而且他是采用了 I2C總線(xiàn)式進(jìn)行數(shù)據(jù)讀寫(xiě)的串行器件，占用很少的資源和 I／ O線(xiàn)，并且支持在線(xiàn)編程，進(jìn)行數(shù)據(jù)實(shí)時(shí)的存取十分方便。 AT24C02中帶有的片內(nèi)地址寄存器。每寫(xiě)入或讀出一個(gè)數(shù)據(jù)字節(jié)后，該地址寄存器自動(dòng)加 1，以實(shí)現(xiàn)對(duì)下一個(gè)存儲(chǔ)單元的讀寫(xiě)。所有字節(jié)均以單一操作方式讀取。為降低總的寫(xiě)入時(shí)間，一次操作可寫(xiě)入多達(dá) 8個(gè)字節(jié)的數(shù)據(jù)。 I2C總線(xiàn)是一種用于 IC器件之間連接的二線(xiàn)制總線(xiàn)。他通過(guò) SDA(串行數(shù)據(jù)線(xiàn) )及 SCL(串行時(shí)鐘線(xiàn) )兩根線(xiàn)在連到總線(xiàn)上的器件之間傳送信息，并根據(jù)地址識(shí)別每個(gè)器件。 AT24C02正是運(yùn)用了 I2C規(guī)程，使用主／從機(jī)雙向通信，主機(jī) (通常為單片機(jī) )和從機(jī) (AT24C02)均可工作于接收器和發(fā)送器狀態(tài)。主機(jī)產(chǎn)生串行時(shí)鐘信號(hào) (通過(guò) SCL引腳 )并發(fā)出控制字，控制總線(xiàn)的傳送方向，并產(chǎn)生開(kāi)始和停止的條件。無(wú)論是主機(jī)還是從機(jī)，接收到一個(gè)字節(jié)后必須發(fā)出一個(gè)確認(rèn)信號(hào) ACK。 AT24C02的控制字由 8位二進(jìn)制數(shù)構(gòu)成，在開(kāi)始信號(hào)發(fā)出以后，主機(jī)便會(huì) 發(fā)出控制字，以選擇從機(jī)并控制總線(xiàn)傳送的方向。AT24C02的 兩種引腳 如下圖 24所示 SOIC PDIP 圖 24 AT24C02的兩種引腳圖 AT24C02 的 3 腳是三條地址線(xiàn)，用于確定芯片的硬件地址。在 AT89S51試驗(yàn)開(kāi)發(fā)板上它們都接地，第 8 腳和第 4 腳分別為正、負(fù)電源。第 5 腳 SDA 為串行 11 數(shù)據(jù)輸入 /輸出，數(shù)據(jù)通過(guò)這條雙向 I2S 總線(xiàn)串行傳送，在 AT89S51 試驗(yàn)開(kāi)發(fā)板上和單片機(jī)的 連接。第 6 腳 SSL 為串行時(shí)鐘輸入線(xiàn)，在 AT89S51 試驗(yàn)開(kāi)發(fā)板上和單片機(jī)的 連接。 SDA 和 SSL 都需要和正電源間各接一個(gè) 的電阻上拉。第7 腳需要接地。 AT24C02 的 電路接線(xiàn)圖如圖 25 所示 1234 5678AT24C02VCCAT89S51R1R2 圖 25 AT24C02 的電路接線(xiàn)圖 AT24C02 中帶有片內(nèi)地址寄存器。每寫(xiě)入或讀出一個(gè)數(shù)據(jù)字節(jié)后，該地址寄存器自動(dòng)加 1，以實(shí)現(xiàn)對(duì)下一個(gè)存儲(chǔ)單元的讀寫(xiě)。所有字節(jié)均以單一操作方式讀取。為降低總的寫(xiě)入時(shí)間，一次操作可寫(xiě)入多達(dá) 8 個(gè)字節(jié)的數(shù)據(jù)。 LCD160