【文章內(nèi)容簡介】 M ETC 定時器 1 定時器 0 計數(shù)器 輸入 CPU 振蕩器 總線控制 4I/O 端口 P0 P1 P2 P3 串行端口 TXD RXD 武漢理工大學畢業(yè)設計（論文） 6 *8 位內(nèi)部 RAM 可編程 I/O 線 16 位定時器 /計數(shù)器 個中斷源 另外， AT89C51 是用靜態(tài)邏輯來設計的，其工作頻率可下降到 0Hz，并提供兩種可用軟件來選擇的省電方式 ——空閑方式（ Idle Mode）和掉電方式（ Power Down Mode）。在空閑方式中， CPU 停止工作，而 RAM、定時器 /計數(shù)器、串行口和中斷系統(tǒng)都繼續(xù)工作。在掉電方式中 ，片內(nèi)振蕩器停止工作，由于時鐘被 “凍結(jié) ”，使一切功能都暫停，故只保存片內(nèi) RAM 中的內(nèi)容，直到下一個硬件復位為止 [4]。 2）引腳功能說明 AT89C51 引腳圖及實物圖如圖 所示 : 圖 AT89C51 單片機實物圖級引腳排列圖 VCC：供電電壓。 VSS：接地。 P0 口： P0 口為一個 8 位漏級開路雙向 I/O 口，每腳可吸收 8 個 TTL 門電流。當 P1 口的管腳第一次寫 1 時，被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù) /地址的 低 八位。在 FIASH 編程時， P0 口作為原碼輸入 口，當 FIASH 進行校驗時， P0 輸出原碼，此時 P0 外部必須被拉高。 武漢理工大學畢業(yè)設計（論文） 7 P1 口： P1 口是一個內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL 門電流。 P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸入， P1口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。 P2 口： P2 口為一個內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4 個 TTL 門電流，當 P2 口被寫 “1”時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時， P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉 的緣故。 P2 口當用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進行存取時， P2 口輸出地址的高八位。在給出地址 “1”時，它利用內(nèi)部上拉優(yōu)勢，當對外部八位地址數(shù)據(jù)存儲器進行讀寫時， P2 口輸出其特殊功能寄存器的內(nèi)容。P2 口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。 P3 口： P3 口管腳是 8 個帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個 TTL門電流。當 P3 口寫入 “1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。 P3 口也可作為 AT89C51 的一些特殊功能口，如下表所示： 口管腳 備選功能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷 0） /INT1（外部中斷 1） T0（記時器 0 外部輸入） T1（記時器 1 外部輸入） /WR（外部數(shù)據(jù)存儲器寫選通） /RD（外部數(shù)據(jù)存儲器讀選通） P3 口同時為閃爍編程和編程校驗接收一些控制信號。 RST：復位輸入。當振蕩器復 位器件時，要保持 RST 腳兩個機器周期的高電平時間。 ALE/PROG：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當用作外部數(shù)據(jù)存儲器時，將跳過一個 ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時， ALE 只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。另外，該引腳被略微拉高。如 果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。 /PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次 /PSEN 有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的 /PSEN 信武漢理工大學畢業(yè)設計（論文） 8 號將不出現(xiàn)。 /EA/VPP ：當 /EA 保 持 低 電 平 時 ， 則 在 此 期 間 外 部 程 序 存 儲 器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲器。注意加密方式 1 時， /EA 將內(nèi)部鎖定為 RESET；當 /EA 端保持高電平時，此間內(nèi)部程序存儲器。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（ VPP）。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。 XTAL2：來自反向振蕩器的輸出 振蕩器電路的設計 89 系列單片機的內(nèi)部振蕩器電路如圖 所示，由一個單級反相器組成。XTAL1 為反相器的輸入， XTAL2 為反相器的輸出。可以利用它內(nèi)部的振蕩器產(chǎn)生時鐘，只要在 XTAL1 和 XTAL2 引腳上外接一個晶體及電容組成的并聯(lián)諧振電路，便構(gòu)成一個完整的振蕩信號發(fā)生器，如圖 示，此方法稱為內(nèi)部方式。 另一種使用方法如圖 示，由外部時鐘源提供一個時鐘信號到 XTAL1 端輸入，而 XTAL2 端浮空。在組成一個單片機應用系統(tǒng)時，多數(shù)采用圖 所示的方法，這種方式的結(jié)構(gòu)緊湊，成本低廉，可靠性高。 振蕩器的等效電路如圖 上部所示。在圖中給出了外接元件，即外接晶體及電容 C1， C2，并組成并聯(lián)諧振電路。在電路中，對電容 C1 和 C2 的值要求不是很嚴格，如果用高質(zhì)的晶振，則不管頻率為多少， C1， C2 通常都選擇 30pF。有時，在某些應用場合，為了降低成本，晶體振蕩器可用陶瓷振蕩器代替。如果使用陶瓷振蕩器，則電容 C1， C2 的值取 47pF。 圖 AT89C51 單片機內(nèi) 部振蕩器電路 XTAL2 XTAL1 內(nèi)部定時 /PD 400? D1 D2 Q1 Rf Q2 VCC Q3 Q4 武漢理工大學畢業(yè)設計（論文） 9 圖 外部時鐘接法 圖 片內(nèi)振蕩器等效電路 通常，在單片機中對所使用的振蕩晶體的參數(shù)要求如下： ESR（等效串聯(lián)電阻）：根據(jù)所需頻率按圖 選取。 C0（并聯(lián)電容）：最大 。 CL（負載電容）： 30pF+3pF。 通常，其誤差及溫度變化的范圍要按系統(tǒng)的要求來確定 。 在本設計中，采用的是內(nèi)部方式，即如圖 所示，在 XTAL1 和 XTAL2 引腳上外接一個 12MHZ 的晶振及兩個 47pF 的電容組成 [6]。 XTAL2 XTAL1 GND NC CMOS 門 外部振蕩信號 XTAL1 XTAL2 89 系列單片機 GND 內(nèi)部定時 VCC /PD Rf 石英晶體或 陶瓷振蕩器 C1 C2 武漢理工大學畢業(yè)設計（論文） 10 圖 ESR 與頻率的關系曲線 復位電路的設計 89 系列單片機與其他微處理器一樣，在啟動的時候都需要復位，使 CPU 及系統(tǒng)各部件處于確定的初始狀態(tài)，并從初始狀態(tài)開始工作。 89 系列單片機的復位信號是從 RST 引腳輸入到芯片內(nèi)的施密特觸發(fā)器中的。當系統(tǒng)處于正常工作狀態(tài)時，且振蕩器穩(wěn)定后，如 RST 引腳上有一個高電平并維持 2 個機器周期（ 24個振蕩周期），則 CPU 就可以響應并將系統(tǒng)復位。復位時序如圖 3－ 7 所示，因外部的復位信號是與內(nèi)部時鐘異步的，所以在每個機器周期的 S5P2 都對 RST 引腳上的狀態(tài)采樣。當在 RST 端采樣到 “ 1”信號且該信號維持 19 個振蕩周期以后，將 ALE 和 /PSEN 接成高電平 ，使器件復位。在 RST 端電壓變低后，經(jīng)過12 個機器周期后退出復位狀態(tài)，重新啟動時鐘，并恢復 ALE 和 /PSEN 的狀態(tài)。如果在系統(tǒng)復位期間將 ALE 和 /PSEN 引腳拉成低電平，則會引起芯片進入不定狀態(tài)。 圖 內(nèi)部復位定時時序 | S5 | S6 | S1 | S2 | S3 | S4 | S5 | S6 | S1 | S2 | S3 | S4 | S5 | S6 | S1 | S2 | S3 | RST： INST ADDR INST ADDR INST ADDR INST ADDR INST ADDR INST ALE： /PSEN： P0： 11 振蕩周期 19 振蕩周期 600 500 400 300 200 100 0 4 8 12 16 武漢理工大學畢業(yè)設計（論文） 11 1） 手動復位 手動復位需要人為在復位輸入端 RST 上加入高電平。一般采用的辦法是在RST 端和正電源 VCC 之間接一個按鈕。當人為按下按鈕時，則 VCC 的 +5V 電平就會直接加到 RST 端。由于人的動作 很快也會使按鈕保持接通達數(shù)十毫秒，所以，保證能滿足復位的時間要求。手動復位的電路如圖 所示。 圖 手動復位電路 2） 上電復位 AT89C51 的上電復位電路如圖 所示，只要在 RST 復位輸入引腳上接一電容至 VCC 端，下接一個電阻到地即可。對于 CMOS 型單片機，由于在 RST端內(nèi)部有一個下拉電阻，故可將外部電阻去掉，而將外接電容減至 1uF。 上電復位的過程是在加電時，復位電路通過電容加給 RST 端一個短暫的高電平信號，此高電平信號隨著 Vcc 對電容的充電過程而逐漸回落，即 RST 端的高電平信號必須維持足夠長的時間。 上電時， Vcc 的上升時間約為 10ms，而振蕩器的起振時間取決于振蕩頻率，如晶振頻率為 10MHz，起振時間為 1ms；晶振頻率為 1MHz，起振時間則為 10ms。 在圖 的復位電路中，當 Vcc 掉電時，必然會使 RST 端電壓迅速下降到 0V以下，但是，由于內(nèi)部電路的限制作用，這個負電壓將不會對器件產(chǎn)生損害。另外，在復位期間，端口引腳處于隨機狀態(tài)，復位后，系統(tǒng)將端口置為全“ 1”態(tài)。 如果系統(tǒng)在上電時得不到有效的復位，則在程序計數(shù)器 PC 中將得不到一個合適的初值，因此， CPU 可能會從一個未被定義的位置開始執(zhí)行程序。 Vcc AT89C51 RST GND 10uF + Vcc 武漢理工大學畢業(yè)設計（論文） 12 圖 上電復位電路 3） 復位后寄存器的狀態(tài) 當系統(tǒng)復位時，內(nèi)部寄存器的狀態(tài)如表 所列，即在 SFRS 中，除了端口鎖存器、堆棧指針 SP 和串行口的 SBUF 外，其余的寄存器全部清 0，端口鎖存器的復位值為 0FFH，堆棧指針值為 07H， SBUF 內(nèi)為不定值。內(nèi)部 RAM 的狀態(tài)不受復位的影響，在系統(tǒng)上電時， RAM 的內(nèi)容是不定的。 表 各特殊功能寄存器的復位值 專用寄存器 復位值 專用寄存器 復位值 PC 0000H TCON 00H ACC 00H B 00H PSW 00H SP 07H DPTR 0000H P0P3 FFH IP 00000B IE 0 00000B TMOD 00H TH0 00H TL0 00H TH1 00H TL1 00H SCON 00H SBUF 不定 PCON（ CHMOS） 0 0000B 在本設計中復位電路采用的是上電復位，即如圖 所示 單片機最小系統(tǒng) 如圖 所示 AT89C51 單片機最小系統(tǒng)復位和晶振圖 Vcc AT89C51 RST 10uF + Vcc GND 武漢理工大學畢業(yè)設計（論文） 13 圖 單片機晶振復位電路圖 語音模塊電路設計 ISD4004 系列語音芯片工作電壓為 +3V,單片錄放時間 8 到 16 分鐘 ,音質(zhì)好 ,適用于移動電話及其他便攜式電子產(chǎn)品中。芯片采用 CMOS 技術 ,內(nèi)含振蕩器、防混淆濾波器、平滑濾波器、音頻放大器、自動靜噪及高密度多電平閃爍存儲陳列。芯片設計是基于所有操作必須由微控制器控制 ,操作命令可通過串行通信接口 (SPI 或 Microwire)送入。芯片采用多電平直接模擬量存儲技術 , 每個采樣值直接存儲在片內(nèi)閃爍存儲器中 ,因此能夠非常真實、自然地再現(xiàn)語音、音樂、音調(diào)和效果聲 ,避免了一般固體錄音電路因量化和壓縮 造成的量化噪聲和金屬聲。采樣頻率可以是 , 或 ，頻率越低 ,錄放時間越長 ,而