【文章內(nèi)容簡(jiǎn)介】 XTAL2 XTAL1 內(nèi)部定時(shí) /PD 400? D1 D2 Q1 Rf Q2 VCC Q3 Q4 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 9 圖 外部時(shí)鐘接法 圖 片內(nèi)振蕩器等效電路 通常，在單片機(jī)中對(duì)所使用的振蕩晶體的參數(shù)要求如下： ESR（等效串聯(lián)電阻）：根據(jù)所需頻率按圖 選取。 C0（并聯(lián)電容）：最大 。 CL（負(fù)載電容）： 30pF+3pF。 通常，其誤差及溫度變化的范圍要按系統(tǒng)的要求來(lái)確 定 。 在本設(shè)計(jì)中，采用的是內(nèi)部方式，即如圖 所示，在 XTAL1 和 XTAL2 引腳上外接一個(gè) 12MHZ 的晶振及兩個(gè) 47pF 的電容組成 [6]。 XTAL2 XTAL1 GND NC CMOS 門(mén) 外部振蕩信號(hào) XTAL1 XTAL2 89 系列單片機(jī) GND 內(nèi)部定時(shí) VCC /PD Rf 石英晶體或 陶瓷振蕩器 C1 C2 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 10 圖 ESR 與頻率的關(guān)系曲線 復(fù)位電路的設(shè)計(jì) 89 系列單片機(jī)與其他微處理器一樣，在啟動(dòng)的時(shí)候都需要復(fù)位，使 CPU 及系統(tǒng)各部件處于確定的初始狀態(tài)，并從初始狀態(tài)開(kāi)始工作。 89 系列單片機(jī)的復(fù)位信號(hào)是從 RST 引腳輸入到芯片內(nèi)的施密特觸發(fā)器中的。當(dāng)系統(tǒng)處于正常工作狀態(tài)時(shí)，且振蕩器穩(wěn)定后，如 RST 引腳上有一個(gè)高電平并維持 2 個(gè)機(jī)器周期（ 24個(gè)振 蕩周期），則 CPU 就可以響應(yīng)并將系統(tǒng)復(fù)位。復(fù)位時(shí)序如圖 3－ 7 所示，因外部的復(fù)位信號(hào)是與內(nèi)部時(shí)鐘異步的，所以在每個(gè)機(jī)器周期的 S5P2 都對(duì) RST 引腳上的狀態(tài)采樣。當(dāng)在 RST 端采樣到“ 1”信號(hào)且該信號(hào)維持 19 個(gè)振蕩周期以后，將 ALE 和 /PSEN 接成高電平 ，使器件復(fù)位。在 RST 端電壓變低后，經(jīng)過(guò)12 個(gè)機(jī)器周期后退出復(fù)位狀態(tài)，重新啟動(dòng)時(shí)鐘，并恢復(fù) ALE 和 /PSEN 的狀態(tài)。如果在系統(tǒng)復(fù)位期間將 ALE 和 /PSEN 引腳拉成低電平，則會(huì)引起芯片進(jìn)入不定狀態(tài)。 圖 內(nèi)部復(fù)位定時(shí)時(shí)序 | S5 | S6 | S1 | S2 | S3 | S4 | S5 | S6 | S1 | S2 | S3 | S4 | S5 | S6 | S1 | S2 | S3 | RST： INST ADDR INST ADDR INST ADDR INST ADDR INST ADDR INST ALE： /PSEN： P0： 11 振蕩周期 19 振蕩周期 600 500 400 300 200 100 0 4 8 12 16 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 11 1） 手動(dòng)復(fù)位 手動(dòng)復(fù)位需要人為在復(fù)位輸入端 RST 上加入高電平。一般采用的辦法是在RST 端和正電源 VCC 之間接一個(gè)按鈕。當(dāng)人為按下按鈕時(shí)，則 VCC 的 +5V 電平就會(huì)直接加到 RST 端。由于人的動(dòng)作很快也會(huì)使按鈕保持接通達(dá)數(shù)十毫秒，所以，保證能滿足復(fù)位的時(shí)間要求。手動(dòng)復(fù)位的電路如圖 所示。 圖 手動(dòng)復(fù)位電路 2） 上電復(fù)位 AT89C51 的上電復(fù)位電路如圖 所示，只要在 RST 復(fù)位輸入引腳上接一電容至 VCC 端，下接一個(gè)電阻到地即可。對(duì)于 CMOS 型單片機(jī)，由于在 RST端內(nèi)部有一個(gè)下拉電阻，故可 將外部電阻去掉，而將外接電容減至 1uF。 上電復(fù)位的過(guò)程是在加電時(shí)，復(fù)位電路通過(guò)電容加給 RST 端一個(gè)短暫的高電平信號(hào)，此高電平信號(hào)隨著 Vcc 對(duì)電容的充電過(guò)程而逐漸回落，即 RST 端的高電平信號(hào)必須維持足夠長(zhǎng)的時(shí)間。 上電時(shí)， Vcc 的上升時(shí)間約為 10ms，而振蕩器的起振時(shí)間取決于振蕩頻率，如晶振頻率為 10MHz，起振時(shí)間為 1ms；晶振頻率為 1MHz，起振時(shí)間則為 10ms。 在圖 的復(fù)位電路中，當(dāng) Vcc 掉電時(shí)，必然會(huì)使 RST 端電壓迅速下降到 0V 以下，但是，由于內(nèi)部電路的限制作用，這個(gè)負(fù)電壓將不會(huì)對(duì)器件 產(chǎn)生損害。另外，在復(fù)位期間，端口引腳處于隨機(jī)狀態(tài)，復(fù)位后，系統(tǒng)將端口置為全“ 1”態(tài)。 如果系統(tǒng)在上電時(shí)得不到有效的復(fù)位，則在程序計(jì)數(shù)器 PC 中將得不到一個(gè)合適的初值，因此， CPU 可能會(huì)從一個(gè)未被定義的位置開(kāi)始執(zhí)行程序。 Vcc AT89C51 RST GND 10uF + Vcc 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 12 圖 上電復(fù)位電路 3） 復(fù)位后寄存器的狀態(tài) 當(dāng)系統(tǒng)復(fù)位時(shí)，內(nèi)部寄存器的狀態(tài)如表 所列，即在 SFRS 中，除了端口鎖存器、堆棧指針 SP 和串行口的 SBUF 外，其余的寄存器全部清 0，端口鎖存器的復(fù)位值為 0FFH，堆棧指針值為 07H， SBUF 內(nèi)為不定值。內(nèi)部 RAM 的狀 態(tài)不受復(fù)位的影響，在系統(tǒng)上電時(shí)， RAM 的內(nèi)容是不定的。 表 各特殊功能寄存器的復(fù)位值 專(zhuān)用寄存器 復(fù)位值 專(zhuān)用寄存器 復(fù)位值 PC 0000H TCON 00H ACC 00H B 00H PSW 00H SP 07H DPTR 0000H P0P3 FFH IP 00000B IE 0 00000B TMOD 00H TH0 00H TL0 00H TH1 00H TL1 00H SCON 00H SBUF 不定 PCON（ CHMOS） 0 0000B 在本設(shè)計(jì)中復(fù) 位電路采用的是上電復(fù)位，即如圖 所示 單片機(jī)最小系統(tǒng) 如圖 所示 AT89C51 單片機(jī)最小系統(tǒng)復(fù)位和晶振圖 Vcc AT89C51 RST 10uF + Vcc GND 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 13 圖 單片機(jī)晶振復(fù)位電路圖 語(yǔ)音模塊電路設(shè)計(jì) ISD4004 系列語(yǔ)音芯片工作電壓為 +3V,單片錄放時(shí)間 8 到 16 分鐘 ,音質(zhì)好 ,適用于移動(dòng)電話及其他便攜式電子產(chǎn)品中。芯片采用 CMOS 技術(shù) ,內(nèi)含振蕩器、防混淆濾波器、平滑濾波器、音頻放大器、自動(dòng)靜噪及高密度多電平閃爍存儲(chǔ)陳列。芯片設(shè)計(jì)是基于所有操作必須由微控制器控制 ,操作命令可通過(guò)串行通信接口 (SPI 或 Microwire)送入。芯片采用多電平直接模擬量存儲(chǔ)技術(shù) , 每個(gè)采樣值直接存儲(chǔ)在片內(nèi)閃爍存儲(chǔ)器中 ,因此能夠非常真實(shí)、自然地再現(xiàn)語(yǔ)音、音樂(lè)、音調(diào)和效果聲 ,避免了一般固體錄音電路因量化和壓縮造成的量化噪聲和金屬聲。采樣頻率可以是 , 或 ，頻率越低 ,錄放時(shí)間越長(zhǎng) ,而音質(zhì)則有所下降 ,片內(nèi)信息存于閃爍存儲(chǔ)器中 ,可在斷電情況下保存一百年 (典型值 ),可反復(fù)錄音十萬(wàn)次。 ISD4004 芯片內(nèi)部結(jié)構(gòu) ISD4004 芯片內(nèi)部邏輯結(jié)構(gòu)構(gòu)成如圖 所示 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 14 圖 ISD4004 的內(nèi)部結(jié)構(gòu) 芯片引腳描述 1）電源 (VCCD,VCCA) 芯片內(nèi)部數(shù)字電路電源正極引腳和模擬電路電源正極引腳。為使噪聲最小 ,芯片的數(shù)字電路和模擬電路使用不同的電源供電 ,并且分別引到外封裝的不同管腳上 ,數(shù)字和模擬電源端最好分別走線 ,盡可能在靠近供電端處相連 ,而去耦電容應(yīng)盡量靠近器件。 2）地線 (VSSD,VSSA) 芯片內(nèi)部數(shù)字電路電源地線和模擬電路電源地線引腳。芯片的數(shù)字電路和模擬電路也要使用不同的地線。 3）同相模擬輸入 (ANA IN+) 錄音信號(hào)的同相輸入端。輸入放大器可用單 端或差分驅(qū)動(dòng)。單端輸入時(shí) ,信號(hào)由耦合電容輸入 ,最大幅度為峰 峰值 32mV,耦合電容和本端的 3KΩ電阻輸入阻抗決定了芯片頻帶的低端截止頻率。差分驅(qū)動(dòng)時(shí) ,信號(hào)最大幅度為峰 峰值 16mV。 ISD4004 芯片實(shí)物圖和引腳圖分別如圖 、圖 所示 圖 ISD4004 實(shí)物圖 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 15 圖 ISD4004 引腳圖 4）反相模擬輸入 (ANA IN) 差分驅(qū)動(dòng)時(shí) ,這是錄音信號(hào)的反相輸入端。信號(hào)通過(guò)耦合電容輸入 ,最大幅度為峰 峰值 16mV。 5）音頻輸出 (AUD OUT) 提供音頻輸出 ,可驅(qū)動(dòng) 5KΩ的負(fù)載。 6）片選 (SS)此端為低 ,即向 ISD4004 芯片發(fā)送指令，兩條指令之間為高電平。 7）串行輸入 (MOSI) 此端為串行輸入端，主控制器應(yīng)在串行時(shí)鐘上升沿之前半個(gè)周期將數(shù)據(jù)放到本端 ,以供輸入。 8）串行輸出 (MISO) 此端為串行輸出端，芯片未被選中時(shí) ,本端呈高阻態(tài)。 9）串行時(shí)鐘 (SCLK) 時(shí)鐘輸入端 ,由主控制器產(chǎn)生 ,用于同步 MOSI 和 MISO的數(shù)據(jù)傳輸。數(shù)據(jù)在 SCLK 上升沿鎖存到芯片 ,在下降沿移出芯片。 10）中斷 () 本端為漏極開(kāi)路輸出。芯片在任何操作 (包括快進(jìn) )中檢測(cè)到EOM 或 OVF 時(shí) ,本端變低并保持。中斷狀態(tài)在下一個(gè) SPI 周期開(kāi)始時(shí)清除。中斷狀態(tài)也可用 RINT 指令讀?。?OVF 標(biāo)志指示芯片的錄 /放操作已到達(dá)存儲(chǔ)器的末尾； EOM 標(biāo)志只在放音中檢測(cè)到內(nèi)部的 EOM 標(biāo)志時(shí) ,此狀態(tài)位才置 1）。 11）行地址時(shí)鐘 (RAC) 漏極開(kāi)路輸出。每個(gè) RAC 周期表示芯片存儲(chǔ)器的操作進(jìn)行了一行 (ISD4004 系列中的存儲(chǔ)器共 2400 行 )。該信號(hào)保持高電平 175ms,低電平 25ms。快進(jìn)模式下 ,RAC s 是高電平， s 為低電平。該端可用于存儲(chǔ)管理技術(shù)。 12）外部時(shí)鐘 (XCLK) 本端內(nèi)部有下拉元件。芯片內(nèi)部的采樣時(shí)鐘在出廠前已調(diào)校 ,誤差在 1%以內(nèi)。商業(yè)級(jí)芯片在整個(gè)溫度和電壓范圍內(nèi) , 頻率變化在%以內(nèi)。工業(yè)級(jí)芯片在整個(gè)溫度和電壓范圍內(nèi) ,頻率變化在 4%以內(nèi) ,此時(shí)建議使用穩(wěn)壓電源。若要求更高精度 ,可從本端輸入外部時(shí)鐘。由于內(nèi)部的防混淆及平滑濾波器已設(shè)定 ,故上述推薦的時(shí)鐘頻率不應(yīng)改變。輸入時(shí)鐘的占空比無(wú)關(guān)緊武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 16 要 ,因內(nèi)部首先進(jìn)行了分頻。在不外接時(shí)鐘時(shí) ,此端必須接地。 13）自動(dòng)靜噪 (AM CAP) 當(dāng)錄音信號(hào)電平下降到內(nèi)部設(shè)定的某一閾值以下時(shí) ,自動(dòng)靜噪功能使信號(hào)衰弱 ,這樣有助于濾除無(wú)信號(hào) (靜音 )時(shí)的噪聲。通常本端對(duì)地接 1181。F 的電容 ,構(gòu)成內(nèi)部信號(hào)電平峰值檢測(cè)電路的一部分。檢出的峰值電平與內(nèi)部設(shè)定的閾值作比較 ,決定自動(dòng)靜噪功能的翻轉(zhuǎn)點(diǎn)。大信號(hào)時(shí) ,自動(dòng)靜噪電路不衰減 ,靜音時(shí)衰減 6dB[7]。 1181。F 的電容也影響自動(dòng)靜噪電路對(duì)信號(hào)幅度的響應(yīng)速度。本端接 VCCA 則禁止自動(dòng)靜噪。 ISD4004 芯片使用說(shuō)明 1）串行外設(shè)接口 ISD4000 系列語(yǔ)音芯片工作于 SPI 串行接口。 SPI 協(xié)議是一個(gè) 同步串行數(shù)據(jù)傳輸協(xié)議，設(shè)定微控制器的 SPI 移位寄存器在 SCLK 的下降沿將數(shù)據(jù)送至 MISO 引腳。以 ISD4004 為例，協(xié)議的具體內(nèi)容如下： ①所有串行數(shù)據(jù)傳輸開(kāi)始于下降沿。 ②在傳輸期間必須保持低電平，在兩條指令之間則保持高電平。 ③數(shù)據(jù)在時(shí)鐘上升沿移入，在下降沿移出。 ④變低，輸入指令和地址后， ISD4004 才能開(kāi)始錄 /放操作。 ⑤指令格式是 (八位控制碼 )加（十六位地址碼）。 ⑥ ISD4004 的任何操作如果遇到 EOM 或 OVF，則產(chǎn)生一個(gè)中斷，該中斷狀態(tài)在下一個(gè) SPI 周期開(kāi)始時(shí)被清除。 ⑦使用“ 讀”指令使中斷狀態(tài)位移出 ISD4004 的 MISO 引腳時(shí)，控制及地址數(shù)據(jù)也應(yīng)同步從 MOSI 端移入。因此，要注意移入的數(shù)據(jù)是否與器件當(dāng)前進(jìn)行的操作兼容。當(dāng)然，也允許在一個(gè) SPI 周期里，同時(shí)執(zhí)行讀狀態(tài)和開(kāi)始新的操作（即新移入的數(shù)據(jù)與器件當(dāng)前的操作可以不兼容）。 ⑧所有操作在運(yùn)行位（ RUN）置 1 時(shí)開(kāi)始，置 0 時(shí)結(jié)束。 ⑨所有指令都在 SS 端上升沿開(kāi)始執(zhí)行。 2）信息快進(jìn) 用戶不必知道信息的確切地址就能快進(jìn)跳過(guò)一條信息。信息快進(jìn)只用于放音模式，放音速度是正常的 1600 倍，遇到 EOM 后停止，然后內(nèi)部地址計(jì)數(shù)器 1，指向下一條信息的開(kāi)始處。 3）上電順序 器件延時(shí) TPUD（ 8KHz 采樣時(shí)，約為 25ms）后才能開(kāi)始操作。因此，用戶發(fā)完上電指令后，必須等待 TPUD，才能發(fā)出下一條操作指令。 例如，從 00 處放音，應(yīng)遵循如下時(shí)序 : ①發(fā) POWER UP 命令； ②等待 TPUD（上電延時(shí)）； ③發(fā)地址值為 00 的 SET PLAY 命令； ④發(fā) PLAY 命令。 器件會(huì)從 00 地址開(kāi)始放音，當(dāng)出現(xiàn) EOM 時(shí)，立即中斷，停