【文章內容簡介】 接。由于加速度 圖 25 系統(tǒng)外部電路連接原理圖 傳感器模塊的電壓輸出滿足 61 板的輸入要求，這里不需要功率放大器。整個系統(tǒng)的外部電路連接如圖 25 表示。 13 單片機控制單元的硬件設計 SPCE061A 單片機是本次設計的核心部件。對其硬件的了解與設置直接關系到系統(tǒng)性能的實現(xiàn)。以下將對本次設計中應用到的輸入 /輸出接口、模擬數字轉換器 ADC、凌陽音頻等部分做重點的知識介紹與設計說明。 輸入 /輸出控制單元設計 輸入 /輸出接口 (也可簡稱為 I/O 端口 )是單片機與外設交換信息的通道。輸入端口負責從外界接收檢測信號、鍵盤信號等各種開關量信號。本次設計中傳感器的信號正是由輸入端口傳入內部電路。輸出端口負責向外界傳送由內部電路產生的處理結果、顯示信息、控制命令、驅動信號等。 SPCE061A的輸入 /輸出 接口包含了多種控制單元，其結構如圖 26所示。 圖 26 I/O 結構示意圖 SPCE061A 有兩個 16位的通用并行 I/O 口： A 口和 B口。這兩個端口的每一位都可通過編程單獨定義成輸入或輸出口。其中， A 口的 IOA0～ IOA7 14 作為輸入端口時，具有喚醒功能，即當輸入電平發(fā)生變化時，會觸發(fā) CPU中斷。本次設計中選用 A 口作為輸入口 [7]。 SPCE061A 提供了位控制結構的 I/O 端口，每個獨立的位用于數據輸入還是輸出，可通過以下 3 種控制向量來作設定：數據向量 Data、屬性向量Attribution、方向控制向量 Direction。每 3 個對應的控制向量組合在一起，形成一個控制字，用來定義相對應 I/O 端口位的輸入輸出狀態(tài)和方式。 與其它的單片機相比， SPCE061A 除了每個 I/O 口可以單獨定義其狀態(tài)外，每個對應狀態(tài)下的 I/O 端口性質電路都是內置的，在實際的電路中不需要再外接。這為系統(tǒng)的硬件設計帶來了很大的方便。 A 口和 B 口的 Data、Attribution 和 Direction 的設定值均在不同的寄存器里，用戶在進行 I/O端口設置時要特別注意這一點。 I/O 端口的組合控制設置如表 23 所示： 表 23 I/O 端口的控制向量組合 Direction Attribution Data 功能 是否喚醒 功能描述 0 0 0 下拉 是 帶下拉電阻的輸入引腳 0 0 1 上拉 是 帶上拉電阻的輸入引腳 0 1 0 懸浮 是 懸浮式輸入引腳 0 1 1 懸浮 否 懸浮式輸入引腳 1 0 0 高電平輸出（帶數據反相器） 否 帶數據反相器的高電平輸出 1 0 1 低電平輸出（帶數據反相器） 否 帶數據反相器的低電平輸出 1 1 0 低電平輸出 否 帶數據寄存器的低電平輸出 1 1 1 高電平輸出 否 帶數據寄存器的 15 高電平輸出 其中， 當 Direction、 Attribution 和 Data 的設定值為 011 時，懸浮輸入作為 ADC IOA[0～ 6]的輸入。下面就各個控制單元的功能實現(xiàn)作簡要說明。 P_IOA_Data(讀 /寫 )(7000H)。 A端口的數據單元，用于向 A口寫入或從A 端口讀出數據。當 A 口處于輸入狀態(tài)時，讀出是讀 A 口引腳電平狀態(tài)；寫入是將數據寫入 A 端口的數據寄存器。當 A口處于輸出狀態(tài)時，寫入輸出數據到 A 端口的數據寄存器。 P_IOA_Buffer(讀 /寫 )(7001H)。 A 端口的數據向量單元，用于向數據向量寄存器寫入或從該寄存器讀出 數據。當 A口處于輸入狀態(tài)時，寫入是將 A端口的數據向量寫入 A端口的數據寄存器；讀出則是從 A端口數據寄存器內讀其數值。當 A口處于輸出狀態(tài)時，寫入輸出數據到 A端口的數據寄存 器。 對輸出而言， P_IOA_Data 與 P_IOA_Buffer 是一樣的。但對輸入而言，P_IOA_Data讀的是 IO的值， P_IOA_Buffer讀的是 buffer內的值。假設 IOA[0]作為輸出，并去接 LED 陽極 (LED 陰極接地 )。若 P_IOA_Data 的 IOA[0]為 1。 在某些需要較大驅動能力的 LED 而言， LED 會亮，但 IOA[0]會被 拉到一個很低的值。此時從 P_IOA_Data 讀回為 0，但 P_IOA_Buffer 則為 1。讀回的意義是是方便做其它的 IO運算。 P_IOA_Dir(讀 /寫 )(7002H)。 A 端口的方向向量單元，用于用來設置 A口是輸入還是輸出，該方向控制向量寄存器可以寫入或從該寄存器內讀出方向控制向量。 Dir 位決定了端口位的輸入 /輸出方向：即 0為輸入， 1 為輸出。 P_IOA_Attrib(讀 /寫 )(7003H)。 A 端口的屬性向量單元，用于 A端口屬性向量的設置。 方向向量 _Dir、屬性向量 _Attrib 和數據向量 _Data 分別代 表三個控制口。這三個端口中每個對應的字節(jié)合在一起，形成一個控制字，來定義相對應 I/O 端口位的輸入 /輸出狀態(tài)和方式。表 31 具體表示了如何通過對 I/O 16 口的 _Dir、 _Attrib 以及 _Data 進行編程，來設定端口位的輸入 /輸出狀態(tài)和方式。 由表 31 可以得出以下一些結論： _Dir 位決定了端口位的輸入 /輸出方向：即 0為輸入， 1 為輸出。 _Attrib位決定了在端口位的輸入狀態(tài)下是為懸浮式輸入還是非懸浮式輸入：即 0為帶上拉或下拉電阻式輸入，而 1 則為懸浮式輸入。在端口位的輸出狀態(tài)下則決定其輸出是反相的還是同相的； 0 為反相輸出， 1則為同相輸出。 _Data位在端口位的輸入狀態(tài)下被寫入時，與 _Attrib 字節(jié)合在一起形成輸入方式的控制字 00、 0 11，以決定輸入端口是帶喚醒功能的上拉電阻式、下拉電阻式或懸浮式以及不帶喚醒功能的懸浮式輸入。 _Data 位在端口位的輸出狀態(tài)下被寫入的是輸出數據，不過，數據是經過反相器輸出還是經過同相寄存器輸出要由 _Attrib 位來決定。 本次設計中，以 A口中 0～ 6 的任意 3 個引腳作為輸入引腳，以傳入外部加速度傳感器中 X、 Y、 Z三個方向上的數據。傳入的數據需要進行 AD轉換，因此輸入引腳的功能 應該定為 “ 不帶喚醒功能的懸浮式輸入 ” 。方向向量 _Dir、屬性向量 _Attrib 和數據向量 _Data 的設定值為 011。 模擬數字轉換 設計 SPCE061A 有 8個 10位 ADC 通道，其中一個通道 (MIC_In)用于語音輸入，模擬信號經過自動增益控制器和放大器放大后進行 A/D 轉換。其余 7個通道(Line_In)和 IOA[0～ 6]引腳共享，可以將輸入的模擬信號 (如電壓信號 )轉換為數字信號。 SPCE061A 的 A/D 轉換范圍是整個輸入范圍。無效的 A/D 模擬信號 (超過 VDD+ 或是低于 )將影響轉換電路的工作范圍，從而降低 ADC 的性能。由于 Line_In 通道和 IOA[0～ 6]共享引腳，建議用戶選 17 擇其它的 IO引腳 (非 IOA[0～ 6])，以避免由于無效的 IO信號造成電壓不穩(wěn)(超過 VDDIO+ 或低于 )而降低 ADC 的性能。 ADC 的最大輸入電壓由 P_ADC_Ctrl(寫 )(7015H)的第 7 和第 8 位的值決定。第 7 位 VEXTREF 決定了 ADC 的參考電壓為 AVdd 或是外部參考電壓。第8 位 V2VREFB 決定了 2V 電壓源是否起作用。如果起作用，用戶可向 VEXTREF引腳輸入 2V電 壓。此反饋回路把 ADC 的最高參考電壓設置為 2V。如果用戶指定的參考電壓源的值不超過 AVdd，它還可以被當作 ADC 的最高參考電壓。 在 ADC 內，由 DAC0 和逐次逼近寄存器 SAR 組成逐次逼近式模擬數字轉換器 (SAR ADC)。向 P_ADC_Ctrl(寫 )(7015H)單元第 0 位 (ADE)寫入 1，可以啟用 ADC。系統(tǒng)的默認值為 ADE=0(關閉 ADC)。當 ADE=1 時，應對 P_ADC_Ctrl和 P_ADC_MUX_Ctrl 的其它控制位進行合理的設置。 通過設置 P_ADC_MUX_Ctrl(寫 )(702BH)的第 0～ 2 位，可以為 A/D 轉換選擇輸入通道。通道包括 MIC_In 和 Line_In 兩種。工作時，如果 MIC_In通道和 Line_In 通道都處于直接工作模式，程序會檢查 P_ADC_Ctrl 的第 15位。只有當目前的 AD 轉換完成后，才能切換通道。當 MIC_In 通道處于定時器鎖存狀態(tài)時，它可以優(yōu)先存取 ADC。用戶就可以從 P_ADC_MUX_Ctrl的 FailB位得知， Line_In ADC 是否被 MIC_In ADC 打斷。 用戶可通過讀取 P_ADC(讀 )(7014H)單元，取得從 MIC_In 通道輸入的模擬信號轉換結果。用戶可通 過讀取 P_ADC_LINEIN_Data(讀 )(702CH)單元，取得從指定的 Line_In 通道輸入的模擬信號轉換結果。 選擇 MIC_In 通道后，可通過設置 P_DAC_Ctrl(寫 )(702AH)的第 3 和 4位，選擇 A/D 轉換的觸發(fā)事件。當 P_ADC(讀 )(7014H)單元的數據被讀取/TimerA/TimerB 事件發(fā)生后，可執(zhí)行 A/D 轉換。然而，在選擇 Line_In 通道后，只有在讀取 P_ADC_LINE IN_Data(讀 )(702CH)單元的內容后，才執(zhí)行A/D 轉換，且不能使用定時器鎖存數據。 18 進入睡眠狀 態(tài)后， ADC 被關閉 (包括 AGC 和 VMIC)。注意，供電復位后不論 ADC 是否被啟用， VMIC 信號都預設為 ON。 VMIC 用于向外部的 MIC 提供電源， VMIC=AVDD。即， VMIC 的狀態(tài)和 ADC 的狀態(tài)無關。所以，不使用 VMIC時，用戶須把 P_ADC_Ctrl 單元的第 1 位 MIC_ENB 設為 1，以關閉 VMIC。 硬件 ADC 的最高速率限定為 (Fosc/32/16)Hz，如果速率超過此值，當從P_ADC(讀 )(7014H)/P_ADC_LINEIN_Data(讀 )(702CH)單元讀出數據時會發(fā)生錯誤。 P_ADC_Ctrl(寫 )(7015H)單元的第 5 位 DAC_OUT，可用來選擇兩通道音頻 DAC 的最大輸出。最大輸出電流可為 2mA 或是默認的值 3mA。 DAC_OUT的設置可改變 DAC 輸出的功率。 在 ADC 自動方式被啟用后，會產生出一個啟動信號，即 RDY=0。此時，DAC0 的輸出電壓與外部輸入電壓進行比較，以盡快找出外部電壓的數字值。逐次逼近式控制首先將 SAR 中數據的最高有效位設為 1，而其它位全設為 0，即 1000000000B。這時 DAC0 輸出電壓 VDAC0 為 1/2 最大值，用來與輸入電壓 Vin 進行比較。如果 VinVDAC0， 則保持原先設置為 1的位 (最高有效位 )仍為 1；否則，該位會被清為 0。接著，逐次逼近式控制又將下一位試設為1，其余低位依舊設為 0，即 1100000000B， VDAC0 與 Vin 進行比較的結果若VinVDAC0，則仍保持原先設置位的值，否則該位便清為 0。這個逐次逼近的過程一直會延續(xù)到 10 位中的所有位都被測試之后， A/D 轉換的結果便會保存在 SAR 內。 當 10 位 A/D 轉換完成時， RDY 會被設 1。此時，用戶通過讀取 P_ADC (7014H)或 P_ADC_MUX_Data(702CH)單元可以獲得 10位的 A/D 轉換數據。 而從該單元讀取數據后，又會使 RDY 自動清為 0 來重新開始進行 A/D 轉換。若未讀取 P_ADC(7014H)或 P_ADC_MUX_Data(702CH)單元中的數據， RDY 仍會保持為 1，并且不會啟動下一次的 A/D 轉換。外部信號是由 LIN_IN[1～ 7]即IOA[0～ 6]或通道 MIC_IN 輸入。從 LIN_IN[1～ 7]輸入的模擬信號直接被送 19 入緩沖器 P_ADC_MUX_Data(702CH)；從 MIC_IN 輸入的模擬信號則要經過緩沖器和放大器。放大器的增益值可由外部線路來調整，因此 AGC 可以控制MIC_In 輸入信號的 值在一定的范圍內 [8]。 P_ADC(讀 /寫 )(7014H)。 P_ADC 單元 (如表 32所示 )儲存 MIC 輸入的 A/D轉換數據。逐次逼近式的 ADC由一個 10位 DAC(DAC0)、一個 10位寄存器 DAR0、一個逐次逼近寄存器 SAR 和一個比較器 COMP 組成。 表 24 P_ADC 單元 b15 b6 b5 – b0 DAR0(讀 /寫 ) P_ADC(讀 )：讀本單元實際為 A/D 轉換輸出的 10 位數。若 P_DAC_Ctrl單元第 4 位被設為 00，那么在轉換過程里讀出本單元 (7014H)亦會觸發(fā)A/D 轉換重 新開始。 P_ADC_Ctrl(讀 /寫 )(7015H)。 P_ADC_Ctrl 單元 (如表 25和表 26 所示 )為 ADC 的控制口。 其中，